本文關(guān)鍵詞：面向Xilinx Virtex-7的DMA數(shù)據(jù)傳輸軟硬件系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)及在BFS算法中的應(yīng)用

  更多相關(guān)文章： PCIe DMA FPGA 驅(qū)動(dòng)程序 BFS

【摘要】：隨著計(jì)算機(jī)技術(shù)延伸到社會(huì)生活的方方面面,信息爆炸開(kāi)始引發(fā)巨大的社會(huì)變革,因此大數(shù)據(jù)所蘊(yùn)含的巨大價(jià)值已經(jīng)引起廣泛的關(guān)注。圖論作為分析大數(shù)據(jù)集對(duì)象之間關(guān)系的重要問(wèn)題,是大數(shù)據(jù)問(wèn)題中的典型代表。以BFS算法為代表的圖搜索問(wèn)題,廣泛存在于半導(dǎo)體設(shè)計(jì)、人工智能、社交網(wǎng)絡(luò)等眾多領(lǐng)域。然而,圖論問(wèn)題是典型的數(shù)據(jù)密集型應(yīng)用,傳統(tǒng)微處理器在處理這類(lèi)問(wèn)題時(shí),存儲(chǔ)和網(wǎng)絡(luò)通信能力很難滿足這類(lèi)應(yīng)用的需求,大數(shù)據(jù)問(wèn)題對(duì)傳統(tǒng)處理器提出了嚴(yán)峻的挑戰(zhàn)。鑒于流處理器具有能耗低,高性能等特點(diǎn),研究面向大數(shù)據(jù)處理的流體系結(jié)構(gòu)加速器,并借鑒GPU以及DSP的思想,實(shí)現(xiàn)基于PCIe互聯(lián)的異構(gòu)加速器,具有重要的意義。PCIe總線接口是BFS算法加速器工作的基礎(chǔ),BFS算法加速器和主機(jī)CPU之間通過(guò)PCIe接口進(jìn)行數(shù)據(jù)傳輸。因此,研究PCIe總線接口是實(shí)現(xiàn)異構(gòu)體系結(jié)構(gòu)的組成部分之一。本課題以BFS算法加速器為研究平臺(tái),面向主機(jī)與加速器之間的高時(shí)效通信問(wèn)題,研究了PCIe Gen3 DMA的數(shù)據(jù)高速傳輸?shù)脑O(shè)計(jì)與實(shí)現(xiàn)。本文在深入分析了PCIe體系結(jié)構(gòu)和PCIe總線層次的基礎(chǔ)之上,重點(diǎn)研究了PCIe Gen3 DMA數(shù)據(jù)傳輸?shù)能浻布到y(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)。主要從以下4個(gè)方面展開(kāi)研究:第一,針對(duì)當(dāng)前PCIe Gen3接口無(wú)開(kāi)源設(shè)計(jì)的現(xiàn)狀,深入研究了當(dāng)前PCIe Gen2接口的功能實(shí)現(xiàn)與PCIe總線協(xié)議,并基于Xilinx Virtex-7 PCIe Gen3 IP核實(shí)現(xiàn)了PCIe Gen3接口。第二,通過(guò)深入分析Xilinx Virtex-7 PCIe Gen3 IP的功能與DMA傳輸原理,在實(shí)現(xiàn)了的PCIe Gen3接口的基礎(chǔ)之上,設(shè)計(jì)并實(shí)現(xiàn)了DMA控制器,達(dá)到了數(shù)據(jù)高速傳輸?shù)哪康�。第�?深入研究了Linux操作系統(tǒng)下驅(qū)動(dòng)程序的加載與初始化方式與驅(qū)動(dòng)程序可訪問(wèn)的PCIe硬件資源,分析了PCIe內(nèi)核驅(qū)動(dòng)的關(guān)鍵數(shù)據(jù)結(jié)構(gòu),以及Linux內(nèi)核驅(qū)動(dòng)與核外程序之間的通信方式。設(shè)計(jì)并實(shí)現(xiàn)了與PCIe Gen3 DMA數(shù)據(jù)傳輸接口相匹配的驅(qū)動(dòng)程序。第四,針對(duì)并行BFS算法的執(zhí)行過(guò)程和數(shù)據(jù)結(jié)構(gòu),測(cè)試數(shù)據(jù)的特點(diǎn)與格式,設(shè)計(jì)并實(shí)現(xiàn)了將測(cè)試數(shù)據(jù)集直接從主機(jī)內(nèi)存通過(guò)PCIe Gen3 DMA高數(shù)傳輸接口加載到加速器DDR3 SODIMM中的應(yīng)用程序,并利用該應(yīng)用程序?qū)φ麄�(gè)原型系統(tǒng)在不同優(yōu)化類(lèi)別下進(jìn)行了測(cè)試。
【學(xué)位授予單位】：國(guó)防科學(xué)技術(shù)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類(lèi)號(hào)】：TP332;TP336

【相似文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 ;Virtex-5 FXT FPGA[J];世界電子元器件;2008年05期

2 ;滿足下一代高性能系統(tǒng)帶寬需求的Virtex-E系列[J];今日電子;1999年11期

3 Matt Klein;透視Virtex-4超高效且低功耗的奧秘[J];電子與電腦;2005年09期

4 ;65nm Virtex-5 FPGA取得性能與密度突破[J];電子設(shè)計(jì)技術(shù);2006年07期

5 宋亞軍;許廷發(fā);倪國(guó)強(qiáng);高昆;王強(qiáng);;基于Virtex-4 FPGA的低功耗圖像融合系統(tǒng)[J];光學(xué)精密工程;2007年06期

6 李俊;白武奇;楊家瑋;;Virtex-4 FPGA配置淺析[J];電子元器件應(yīng)用;2008年01期

7 叢秋波;;從Virtex-5面向四個(gè)領(lǐng)域優(yōu)化平臺(tái)成功推出得到的啟迪[J];電子設(shè)計(jì)技術(shù);2008年05期

8 Ian Troxel;Greg Lara;;基于太空級(jí)Virtex FPGA的靈活高性能計(jì)算平臺(tái)[J];電子技術(shù)應(yīng)用;2009年04期

9 李林軍;王勇;;基于Virtex-5的串行傳輸系統(tǒng)設(shè)計(jì)與驗(yàn)證[J];電子設(shè)計(jì)應(yīng)用;2009年12期

10 張紀(jì)亮;;基于Virtex-5 GTP的高速串行傳輸設(shè)計(jì)與實(shí)現(xiàn)[J];信息與電腦(理論版);2011年06期

中國(guó)重要會(huì)議論文全文數(shù)據(jù)庫(kù) 前4條

1 徐陽(yáng);王友仁;;基于Virtex系列FPGA的硬件外部演化技術(shù)研究[A];'2002系統(tǒng)仿真技術(shù)及其應(yīng)用學(xué)術(shù)論文集（第四卷）[C];2002年

2 李軍;王巍;;基于Virtex-5的PCI Express接口設(shè)計(jì)與驗(yàn)證[A];全國(guó)第4屆信號(hào)和智能信息處理與應(yīng)用學(xué)術(shù)會(huì)議論文集[C];2010年

3 卜妍;郝莉;;LTE上行接收端頻偏校正基于Xilinx Virtex-5的實(shí)現(xiàn)[A];2008年中國(guó)西部青年通信學(xué)術(shù)會(huì)議論文集[C];2008年

4 劉虎;何旭;;基于FPGA的TS201鏈路口接口設(shè)計(jì)與實(shí)現(xiàn)[A];2008年中國(guó)西部青年通信學(xué)術(shù)會(huì)議論文集[C];2008年

中國(guó)重要報(bào)紙全文數(shù)據(jù)庫(kù) 前8條

1 張俊偉;賽靈思推出Virtex—5TXT平臺(tái)[N];中國(guó)電子報(bào);2008年

2 ;賽靈思發(fā)布Virtex—6 FPGA系列[N];人民郵電;2009年

3 本報(bào)記者 李映;2.5D技術(shù)為FPGA帶來(lái)新價(jià)值[N];中國(guó)電子報(bào);2011年

4 易凡;Xilinx推出Virtex-5 FXT FPGA[N];電子資訊時(shí)報(bào);2008年

5 ;滿足40Gb和100Gb電信設(shè)備需求[N];人民郵電;2008年

6 記者　 李映;FPGA：多樣化平臺(tái)延伸應(yīng)用空間[N];中國(guó)電子報(bào);2007年

7 記者　 李映 安勇龍;FPGA：高性能低成本雙管齊下拓展應(yīng)用[N];中國(guó)電子報(bào);2006年

8 記者　 李映 趙艷秋;FPGA 65nm技術(shù)競(jìng)賽開(kāi)鑼[N];中國(guó)電子報(bào);2006年

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前10條

1 高霞芳;基于 XUP Virtex-Ⅱ Pro XC2VP30 FPGA的LINUX OS設(shè)備驅(qū)動(dòng)的研究和應(yīng)用開(kāi)發(fā)[D];昆明理工大學(xué);2015年

2 楊鈞皓;基于Xilinx FPGA的通用自動(dòng)化測(cè)試方法研究[D];電子科技大學(xué);2014年

3 胡少杰;基于位流回讀的Virtex-II芯片內(nèi)部資源的測(cè)試[D];電子科技大學(xué);2014年

4 介百瑞;基于位流回讀的Virtex Ⅱ芯片內(nèi)嵌IP核的測(cè)試方法的研究[D];電子科技大學(xué);2014年

5 張宇飛;面向Xilinx Virtex-7的DMA數(shù)據(jù)傳輸軟硬件系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)及在BFS算法中的應(yīng)用[D];國(guó)防科學(xué)技術(shù)大學(xué);2015年

6 楊嵩;Virtex型FPGA的測(cè)試?yán)碚摵头椒ㄑ芯縖D];電子科技大學(xué);2011年

7 劉麗;Virtex系列FPGA內(nèi)部互連線測(cè)試[D];西安電子科技大學(xué);2008年

8 李偉;基于XUP Virtex-Ⅱ Pro FPGA的嵌入式系統(tǒng)分析與應(yīng)用研究[D];昆明理工大學(xué);2013年

9 李若銘;機(jī)載雷達(dá)高速檢測(cè)模塊設(shè)計(jì)[D];湖南大學(xué);2012年

10 李明;基于Virtex-Ⅱ Pro系列FPGA的SAR實(shí)時(shí)成像處理器中FFT的硬件實(shí)現(xiàn)[D];中國(guó)科學(xué)院研究生院（電子學(xué)研究所）;2006年

，

本文編號(hào)：1220483