本文關(guān)鍵詞：多核網(wǎng)絡(luò)處理器片上總線的設(shè)計與驗證

  更多相關(guān)文章： 多核網(wǎng)絡(luò)處理器 交叉開關(guān) VMM驗證方法學(xué)

【摘要】：為了滿足現(xiàn)代網(wǎng)絡(luò)處理器的性能需求，本文為新一代西電網(wǎng)絡(luò)處理器（XidianNetwork Processor,XDNP）設(shè)計了一組高帶寬，并行性好的片上總線，并根據(jù)數(shù)據(jù)信息傳輸特點，采用了不同的總線結(jié)構(gòu)，實現(xiàn)了性能和資源的良好折中。 在設(shè)計實現(xiàn)階段，將XDNP片上總線的結(jié)構(gòu)分為了命令總線部分和數(shù)據(jù)總線部分。命令總線部分根據(jù)目標(biāo)單元的類型采用了多層總線和共享總線相結(jié)合的結(jié)構(gòu)，數(shù)據(jù)總線部分則根據(jù)數(shù)據(jù)傳輸量的特點分為了SRAM數(shù)據(jù)總線和DRAM數(shù)據(jù)總線，其中SRAM PUSH數(shù)據(jù)總線、SRAM PULL數(shù)據(jù)總線、DRAM PULL數(shù)據(jù)總線采用了交叉開關(guān)的總線結(jié)構(gòu)，DRAM PUSH數(shù)據(jù)總線則采用了多層總線和共享總線相結(jié)合的總線結(jié)構(gòu)。XDNP片上總線上的仲裁器以固定優(yōu)先級算法和輪轉(zhuǎn)優(yōu)先級算法為基礎(chǔ)根據(jù)通信特點采用不同的仲裁策略，有效地保證了請求的優(yōu)先性和公平性，F(xiàn)IFO緩存則保證了系統(tǒng)的并行性。 在設(shè)計驗證階段，以VMM驗證方法學(xué)為指導(dǎo)，為XDNP片上總線搭建了測試平臺，分別統(tǒng)計了功能覆蓋率、斷言覆蓋率、代碼覆蓋率并驗證了數(shù)據(jù)的完整性，從而全面證明了設(shè)計的正確性。利用Design Compiler在SMIC0.13um工藝下對XDNP片上總線進(jìn)行了綜合，，綜合頻率為400MHZ，系統(tǒng)理論帶寬為175Gbps，最后對數(shù)據(jù)傳輸時間進(jìn)行了統(tǒng)計分析，證明了片上總線良好的實時性和并行性。
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2014
【分類號】：TP332

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前10條

1 李璐;湯躍科;陳杰;;基于Crossbar Switch結(jié)構(gòu)的多層AMBA高速總線的設(shè)計及其應(yīng)用[J];電子器件;2007年05期

2 胡小龍;楊蕊;;SOC片上總線綜述[J];福建電腦;2008年02期

3 付志洲;凌翔;;片上網(wǎng)絡(luò)路由器的交叉開關(guān)設(shè)計實現(xiàn)[J];中國集成電路;2010年09期

4 曹亞菲;王大偉;李思昆;;Crossbar總線與共享總線相結(jié)合的SoC系統(tǒng)級通信綜合方法研究[J];計算機研究與發(fā)展;2008年08期

5 程剛;蔡敏;;基于SystemVerilog的SoC功能驗證方法研究[J];科學(xué)技術(shù)與工程;2009年22期

6 鄧崇亮;覃煥昌;;SoC片上五種總線標(biāo)準(zhǔn)的分析比較[J];百色學(xué)院學(xué)報;2008年03期

7 楊鵬飛;付修峰;;多重覆蓋率導(dǎo)向結(jié)合斷言的FPGA驗證方法研究及應(yīng)用[J];計算機與現(xiàn)代化;2013年05期

8 劉禎;劉斌;鄭凱;陳善真;;網(wǎng)絡(luò)處理器中的高速緩沖機制及其有效性分析[J];清華大學(xué)學(xué)報(自然科學(xué)版);2008年01期

9 周文彪;張巖;毛志剛;;SoC片上通信結(jié)構(gòu)的研究綜述[J];微處理機;2007年03期

10 褚曉濱;陸鐵軍;宗宇;;結(jié)合斷言與覆蓋率為導(dǎo)向的驗證方法[J];微電子學(xué)與計算機;2008年11期

本文編號：1197613