信息產(chǎn)業(yè)日新月異，對(duì)數(shù)據(jù)的存儲(chǔ)速度、容量、功耗、可靠性等要求越來(lái)越高，這就需要一套穩(wěn)定可靠的數(shù)據(jù)存儲(chǔ)系統(tǒng)。本設(shè)計(jì)結(jié)合國(guó)內(nèi)外研究現(xiàn)狀和課題要求，設(shè)計(jì)和研發(fā)了基于LVDS的某武器遙測(cè)系統(tǒng)數(shù)據(jù)記錄儀研制。該系統(tǒng)搭建了以FPGA為基礎(chǔ)的硬件平臺(tái)，通過(guò)總線(xiàn)型LVDS接收數(shù)字信號(hào)，經(jīng)緩存后，以TTL電平形式存儲(chǔ)到大容量FLASH存儲(chǔ)器中。本設(shè)計(jì)利用FPGA在控制和處理以及VHDL語(yǔ)言的高靈活性的優(yōu)勢(shì)，實(shí)現(xiàn)了系統(tǒng)工作模式的控制，完成了接口設(shè)計(jì)和時(shí)序邏輯設(shè)計(jì)；采用多點(diǎn)到多點(diǎn)總線(xiàn)型架構(gòu)的LVDS接收器來(lái)接收采編裝置的大量數(shù)據(jù)，其特點(diǎn)為速度快，性能可靠性高。應(yīng)用FPGA內(nèi)部FIFO進(jìn)行數(shù)據(jù)緩存，減小了體積簡(jiǎn)化了電路設(shè)計(jì)，實(shí)現(xiàn)了數(shù)據(jù)緩存和跨時(shí)鐘域的速度匹配。采用大容量閃存做存儲(chǔ)器使系統(tǒng)具有了存儲(chǔ)數(shù)據(jù)量大以及掉電數(shù)據(jù)不丟失的特點(diǎn)。同時(shí)采用光電隔離對(duì)干擾進(jìn)行了有效的控制。總體設(shè)計(jì)，既節(jié)省了開(kāi)發(fā)成本，又縮短了開(kāi)發(fā)周期，同時(shí)具有體積小、可靠性高等特點(diǎn)。本文對(duì)LVDS高速總線(xiàn)傳輸技術(shù)和大容量存儲(chǔ)技術(shù)等關(guān)鍵技術(shù)在本系統(tǒng)中的應(yīng)用進(jìn)行了具體的敘述；并對(duì)系統(tǒng)總體方案設(shè)計(jì)、各功能模塊的具體實(shí)現(xiàn)原理以及設(shè)計(jì)過(guò)程中的各種問(wèn)題與解決... 

【文章頁(yè)數(shù)】：71 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
1 緒論
    1.1 選題的研究背景及意義
    1.2 國(guó)內(nèi)外研究現(xiàn)狀
        1.2.1 LVDS 技術(shù)的現(xiàn)狀與發(fā)展
        1.2.2 存儲(chǔ)技術(shù)的現(xiàn)狀及發(fā)展
    1.3 課題研究?jī)?nèi)容
2 LVDS 理論及電路設(shè)計(jì)關(guān)鍵技術(shù)
    2.1 LVDS 技術(shù)
        2.1.1 LVDS 簡(jiǎn)述
        2.1.2 LVDS 的通信模式
    2.2 BLVDS 技術(shù)
    2.3 LVDS/BLVDS 數(shù)據(jù)傳輸?shù)年P(guān)鍵技術(shù)
    2.4 低壓差分技術(shù)的應(yīng)用
    2.5 本章小結(jié)
3 系統(tǒng)方案設(shè)計(jì)
    3.1 性能要求
    3.2 方案設(shè)計(jì)分析
    3.3 系統(tǒng)總體方案
    3.4 系統(tǒng)方案中各器件的選擇
        3.4.1 BLVDS 接口芯片
        3.4.2 存儲(chǔ)器芯片的選擇
        3.4.3 主控芯片的選擇
        3.4.4 電源芯片的選擇
        3.4.5 其它主要芯片的選取
    3.5 本章小結(jié)
4 系統(tǒng)硬件電路設(shè)計(jì)
    4.1 數(shù)據(jù)接收模塊
        4.1.1 BLVDS 接口電路設(shè)計(jì)
        4.1.2 RS-422 接口模塊
    4.2 Flash 存儲(chǔ)模塊
    4.3 USB 讀數(shù)模塊電路設(shè)計(jì)
    4.4 配置接口設(shè)計(jì)
    4.5 電源電路設(shè)計(jì)
        4.5.1 3.3V 電源設(shè)計(jì)
        4.5.2 隔離的 5V、3.3V、2.5V 電源設(shè)計(jì)
    4.6 退耦電路設(shè)計(jì)
    4.7 本章小結(jié)
5 系統(tǒng)的軟件設(shè)計(jì)
    5.1 FPGA 通信邏輯設(shè)計(jì)
        5.1.1 控制接收數(shù)據(jù)程序
        5.1.2 數(shù)據(jù)緩存模塊
        5.1.3 FLASH 存儲(chǔ)控制程序設(shè)計(jì)
        5.1.4 消抖程序設(shè)計(jì)
    5.2 USB 讀數(shù)軟件設(shè)計(jì)
    5.3 上位機(jī)軟件設(shè)計(jì)
    5.4 本章小結(jié)
6 系統(tǒng)測(cè)試
    6.1 系統(tǒng)功能測(cè)試
    6.2 實(shí)測(cè)結(jié)果
    6.3 本章小節(jié)
7 總結(jié)與展望
    7.1 工作總結(jié)
    7.2 工作展望
參考文獻(xiàn)
攻讀碩士學(xué)位期間發(fā)表的論文及所取得的研究成果
致謝



本文編號(hào)：3661198