本文為低成本電視導(dǎo)引頭設(shè)計(jì)了一套以FPGA芯片EP2C8為核心的目標(biāo)跟蹤顯示系統(tǒng)。該系統(tǒng)的硬件電路包含F(xiàn)PGA、時(shí)鐘電路、復(fù)位電路和電源電路構(gòu)成的最小系統(tǒng)電路,視頻編解碼芯片構(gòu)成的視頻采集與顯示電路,VCM板的復(fù)位電路,DSP工作模式選擇電路,以及與VCM板的I/O口接插電路。完整的目標(biāo)跟蹤顯示系統(tǒng)由FPGA、CCD攝像頭、視頻解碼芯片SAA7113、視頻編碼芯片SAA7121和顯示器組成。CCD攝像頭負(fù)責(zé)采集模擬視頻信號(hào),解碼器SAA7113將CCD攝像頭采集到的視頻信號(hào)數(shù)字化并輸出給FPGA, FPGA采集數(shù)字視頻信號(hào)并對(duì)其完成字符疊加等處理工作,編碼器SAA7121將處理過(guò)的數(shù)字視頻信號(hào)轉(zhuǎn)換為模擬信號(hào)后傳送給顯示器顯示。顯示系統(tǒng)的核心FPGA主要完成視頻圖像采集、串口數(shù)據(jù)接收、目標(biāo)位置信息字符疊加和視頻顯示等工作,減輕了VCM圖像處理機(jī)中DSP芯片的計(jì)算負(fù)擔(dān),提高了系統(tǒng)的實(shí)時(shí)性。最后,對(duì)顯示系統(tǒng)進(jìn)行了調(diào)試。調(diào)試結(jié)果表明：系統(tǒng)的設(shè)計(jì)正確合理,在較好地滿足設(shè)計(jì)需求的同時(shí)優(yōu)化了系統(tǒng)的整體結(jié)構(gòu),可以推廣應(yīng)用于圖像導(dǎo)引頭工程設(shè)計(jì)。 

【文章來(lái)源】：南京理工大學(xué)江蘇省211工程院校

【文章頁(yè)數(shù)】：69 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
目錄
1 緒論
    1.1 課題背景及意義
    1.2 跟蹤顯示技術(shù)發(fā)展現(xiàn)狀及趨勢(shì)
    1.3 論文主要工作
    1.4 論文組織安排
2 相關(guān)技術(shù)分析
    2.1 黑白全電視信號(hào)
        2.1.1 電視掃描原理
        2.1.2 圖像信號(hào)
        2.1.3 消隱信號(hào)和同步信號(hào)
        2.1.4 黑白全電視信號(hào)
    2.2 數(shù)字視頻信號(hào)
        2.2.1 視頻信號(hào)數(shù)字化方法
        2.2.2 IUT-R BT.656標(biāo)準(zhǔn)概述
    2.3 EDA技術(shù)的應(yīng)用
        2.3.1 EDA技術(shù)簡(jiǎn)介
        2.3.2 Verilog HDL語(yǔ)言
        2.3.3 FPGA簡(jiǎn)介
        2.3.4 EDA工具軟件Quartus Ⅱ
    2.4 本章小結(jié)
3 跟蹤顯示系統(tǒng)硬件平臺(tái)分析與設(shè)計(jì)
    3.1 VCM板硬件資源
    3.2 FPGA底板最小系統(tǒng)的設(shè)計(jì)
        3.2.1 FPGA芯片選型與性能概述
        3.2.2 系統(tǒng)工作電源設(shè)計(jì)
        3.2.3 PLL電源設(shè)計(jì)
        3.2.4 時(shí)鐘電路設(shè)計(jì)
        3.2.5 復(fù)位電路設(shè)計(jì)
        3.2.6 下載配置電路設(shè)計(jì)
    3.3 串口電路設(shè)計(jì)
    3.4 視頻解碼電路設(shè)計(jì)
    3.5 視頻編碼電路設(shè)計(jì)
    3.6 存儲(chǔ)電路設(shè)計(jì)
    3.7 VCM接口電路設(shè)計(jì)
    3.8 本章小結(jié)
4 視頻采集與顯示系統(tǒng)軟件設(shè)計(jì)
    4.1 去抖動(dòng)電路的設(shè)計(jì)
    4.2 通信模塊的設(shè)計(jì)
        4.2.1 UART協(xié)議
        4.2.2 波特率發(fā)生器模塊
        4.2.3 UART發(fā)送模塊
        4.2.4 UART接收模塊
    4.3 I~2C總線控制模塊的設(shè)計(jì)
        4.3.1 I~2C總線協(xié)議
        4.3.2 SAA7113和SAA7121的寄存器配置
        4.3.3 FPGA實(shí)現(xiàn)I~2C配置模塊
    4.4 視頻信號(hào)采集模塊的設(shè)計(jì)
    4.5 字符疊加模塊的設(shè)計(jì)
        4.5.1 字符疊加內(nèi)容及要求
        4.5.2 字符的建模
        4.5.3 FPGA實(shí)現(xiàn)的字符疊加模塊
    4.6 本章小結(jié)
5 系統(tǒng)調(diào)試
    5.1 模塊調(diào)試
    5.2 系統(tǒng)聯(lián)調(diào)
    5.3 本章小結(jié)
6 總結(jié)與展望
致謝
參考文獻(xiàn)


【參考文獻(xiàn)】：
期刊論文
[1]基于FPGA的I2C總線設(shè)計(jì)[J]. 張家會(huì),熊先越,曾麗珍.  光通信技術(shù). 2011(09)
[2]基于FPGA的I2C總線接口設(shè)計(jì)[J]. 任玉偉.  伺服控制. 2011 (02)
[3]基于FPGA的多路I2C總線設(shè)計(jì)與實(shí)現(xiàn)[J]. 陳志列.  電子技術(shù)應(yīng)用. 2011(04)
[4]基于FPGA+DSP的智能車全景視覺(jué)系統(tǒng)[J]. 周渝斌.  電子技術(shù)應(yīng)用. 2011(03)
[5]基于SAA7113H和FPGA的圖像式汽車行駛記錄儀設(shè)計(jì)與實(shí)現(xiàn)[J]. 沈志熙,陳鵬,馬軼男.  儀表技術(shù)與傳感器. 2011(02)
[6]基于FPGA實(shí)現(xiàn)的視頻顯示系統(tǒng)[J]. 熊文彬,蔣泉,曲建軍,于軍勝.  液晶與顯示. 2011(01)
[7]一種基于DSP+FPGA的目標(biāo)跟蹤系統(tǒng)設(shè)計(jì)[J]. 趙軍,單甘霖,賀志華.  儀表技術(shù). 2010(08)
[8]基于FPGA的OSD設(shè)計(jì)[J]. 黃燕群,李利品,王爽英.  液晶與顯示. 2010(03)
[9]基于FPGA的圖像字符疊加器設(shè)計(jì)[J]. 趙鳳怡.  電腦知識(shí)與技術(shù). 2010(13)
[10]基于FPGA的動(dòng)態(tài)目標(biāo)跟蹤系統(tǒng)設(shè)計(jì)[J]. 吳長(zhǎng)江,趙不賄,鄭博,于小燕.  電子技術(shù)應(yīng)用. 2010(03)

碩士論文
[1]TV導(dǎo)引頭圖像I/O接口及字符疊加技術(shù)研究[D]. 王莉.南京理工大學(xué) 2010



本文編號(hào)：3636867