在當(dāng)今世界,隨著軍事對抗技術(shù)的高速發(fā)展,數(shù)據(jù)鏈在戰(zhàn)爭中的應(yīng)用越來越普遍。Link-16數(shù)據(jù)鏈作為目前國際上常見的數(shù)據(jù)鏈之一,應(yīng)用于美國海軍與北約組織,為海、陸、空平臺提供了安全抗干擾的作戰(zhàn)信息。Link-16的通道系統(tǒng)稱為聯(lián)合戰(zhàn)術(shù)信息分發(fā)系統(tǒng)（JTIDS）,它采用了包括MSK調(diào)制、RS編碼、交織編碼、循環(huán)移位鍵控、高速跳頻以及跳時等多種抗偵察、抗干擾措施。本文首先根據(jù)Link-16信號的特點,以基于多相濾波的信道化接收機為基礎(chǔ),提出了一個信號頻點全覆蓋的信道化接收模型,然后使用能量累積法對該信道化各路輸出信號進行檢測與識別,并通過仿真,驗證了該算法在不同信噪比下的檢測與識別性能滿足課題要求。其次研究了Link-16信號信道化接收模型以及脈沖參數(shù)測量的FPGA實現(xiàn)方法,對工程中各模塊的實現(xiàn)結(jié)構(gòu)進行了詳細介紹,并利用RapidIO建立起FPGA與DSP的高速互連通道,成功將FPGA識別出的Link-16信號傳輸?shù)紻SP進行后續(xù)處理。最后介紹了最小頻移鍵控（MSK）的特點以及其參數(shù)估計與解調(diào)算法,并在DSP上實現(xiàn)了MSK信號的參數(shù)估計、MSK信號的差分解調(diào),基本形成了基于FPGA+DSP完整... 

【文章來源】：南京理工大學(xué)江蘇省 211工程院校

【文章頁數(shù)】：71 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
Abstract
1 緒論
    1.1 課題背景及意義
    1.2 Link-16數(shù)據(jù)鏈簡介
    1.3 課題的國內(nèi)外研究現(xiàn)狀
        1.3.1 數(shù)字信道化技術(shù)研究現(xiàn)狀
        1.3.2 跳頻信號檢測與參數(shù)估計研究現(xiàn)狀
        1.3.3 FPGA與DSP互連通信研究現(xiàn)狀
    1.4 論文主要工作及結(jié)構(gòu)安排
2 跳頻信號的信道化接收
    2.1 引言
    2.2 跳頻信號信道化接收算法與仿真
        2.2.1 信號的產(chǎn)生
        2.2.2 帶通采樣
        2.2.3 正交下變頻
        2.2.4 抽取
        2.2.5 基于FFT多相濾波信道化接收機
    2.3 跳頻信號信道化接收算法FPGA實現(xiàn)
        2.3.1 正交下變頻的實現(xiàn)
        2.3.2 抽取與多相濾波器的實現(xiàn)
        2.3.3 FFT的實現(xiàn)
    2.4 跳頻信號信道化接收機的硬件平臺驗證
3 跳頻脈沖信號的檢測與參數(shù)估計
    3.1 引言
    3.2 時域檢測算法
    3.3 脈沖檢測門限設(shè)置
    3.4 包絡(luò)檢波的實現(xiàn)
    3.5 時域累積的實現(xiàn)
    3.6 脈沖寬度的測量
    3.7 跳頻信號檢測與參數(shù)估計實現(xiàn)的硬件驗證
4 MSK信號參數(shù)估計與解調(diào)
    4.1 引言
    4.2 MSK信號參數(shù)估計
        4.2.1 最小頻移鍵控（MSK）
        4.2.2 MSK信號載頻和碼元速率的聯(lián)合估計
    4.3 MSK信號解調(diào)
        4.3.1 內(nèi)插
        4.3.2 MSK信號定時
        4.3.3 1-bit差分解調(diào)
    4.4 信號參數(shù)估計的實現(xiàn)
        4.4.1 碼元速率、載頻測量的實現(xiàn)
        4.4.2 MSK信號解調(diào)的實現(xiàn)
5 FPGA與外圍設(shè)備通信
    5.1 引言
        5.1.1 FPGA硬件架構(gòu)
        5.1.2 DSP硬件架構(gòu)
        5.1.3 VPX接口互聯(lián)硬件架構(gòu)
    5.2 FPGA與DSP的通信
        5.2.1 信號傳輸流程
        5.2.2 RapidIO協(xié)議結(jié)構(gòu)
        5.2.3 RapidIO接口設(shè)計的實現(xiàn)
    5.3 FPGA板間的通信
        5.3.1 脈沖參數(shù)的傳輸
        5.3.2 FPGA背板間信號轉(zhuǎn)發(fā)
6 總結(jié)與展望
致謝
參考文獻



本文編號：3157394