發(fā)布時(shí)間：2017-09-15 01:04

  本文關(guān)鍵詞：基于測(cè)試結(jié)構(gòu)的CMOS工藝可靠性評(píng)價(jià)方法研究

  更多相關(guān)文章： CMOS工藝 可靠性 參數(shù)化單元 測(cè)試結(jié)構(gòu) 圖形庫(kù)

【摘要】：可靠性是集成電路能否成為產(chǎn)品的關(guān)鍵,集成電路廠商在進(jìn)行集成電路設(shè)計(jì)時(shí)需要重點(diǎn)關(guān)注各種可靠性問(wèn)題。對(duì)集成電路可靠性影響最大的是集成電路的制造工藝,但是設(shè)計(jì)者通常無(wú)法獲取直接的工藝可靠性參數(shù),因此探索一種間接的集成電路工藝可靠性評(píng)價(jià)方法很有必要。在集成電路的各種評(píng)價(jià)方法中,基于測(cè)試結(jié)構(gòu)的評(píng)價(jià)方法使用測(cè)試結(jié)構(gòu)和測(cè)試芯片完成工藝可靠性的評(píng)估,可以在沒有直接工藝參數(shù)的情況下評(píng)價(jià)工藝的可靠性水平。本文首先以集成電路的可靠性為切入點(diǎn),研究了四種主要的CMOS集成電路可靠性問(wèn)題,分別是熱載流子注入、負(fù)偏置溫度不穩(wěn)定性、經(jīng)時(shí)擊穿和電遷移,描述了各種可靠性問(wèn)題的基本物理機(jī)理,并總結(jié)了各種可靠性問(wèn)題對(duì)集成電路的影響;然后,基于對(duì)這些可靠性問(wèn)題的研究,結(jié)合測(cè)試結(jié)構(gòu)的相關(guān)理論,提出了評(píng)價(jià)CMOS工藝可靠性的測(cè)試結(jié)構(gòu)設(shè)計(jì)方案。測(cè)試結(jié)構(gòu)包括三大類,分別是評(píng)價(jià)熱載流子注入和負(fù)偏置溫度不穩(wěn)定性的MOSFET,評(píng)價(jià)經(jīng)時(shí)擊穿的MOS電容和評(píng)價(jià)電遷移的金屬線。由于測(cè)試結(jié)構(gòu)的設(shè)計(jì)需要遵循特定的設(shè)計(jì)規(guī)則,如果針對(duì)每種工藝分別設(shè)計(jì)測(cè)試結(jié)構(gòu),會(huì)導(dǎo)致設(shè)計(jì)效率低。為了提高測(cè)試結(jié)構(gòu)的設(shè)計(jì)效率,本文根據(jù)測(cè)試結(jié)構(gòu)設(shè)計(jì)方案開發(fā)了一套基于Python語(yǔ)言的CMOS集成電路可靠性測(cè)試結(jié)構(gòu)圖形庫(kù),實(shí)現(xiàn)了測(cè)試結(jié)構(gòu)版圖的自動(dòng)生成。測(cè)試結(jié)構(gòu)圖形庫(kù)中包含各種測(cè)試結(jié)構(gòu)的參數(shù)化單元,可以根據(jù)用戶指定的參數(shù)自動(dòng)生成對(duì)應(yīng)的版圖。圖形庫(kù)的源代碼可以讀入不同工藝的設(shè)計(jì)規(guī)則,經(jīng)過(guò)編譯后自動(dòng)生成滿足各種工藝設(shè)計(jì)規(guī)則的測(cè)試結(jié)構(gòu)圖形庫(kù)。測(cè)試結(jié)構(gòu)圖形庫(kù)中還包含焊盤與連接線,大大增強(qiáng)了測(cè)試結(jié)構(gòu)的實(shí)用性。最后,根據(jù)測(cè)試結(jié)構(gòu)的測(cè)試要求,總結(jié)了各種可靠性測(cè)試的測(cè)試流程,并提出了一種基于半導(dǎo)體參數(shù)分析儀的自動(dòng)化測(cè)試系統(tǒng)方案,為將來(lái)自動(dòng)化測(cè)試系統(tǒng)的實(shí)現(xiàn)提供了理論基礎(chǔ)。
【關(guān)鍵詞】：CMOS工藝 可靠性 參數(shù)化單元 測(cè)試結(jié)構(gòu) 圖形庫(kù)
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類號(hào)】：TN406
【目錄】：

• 摘要5-6
• ABSTRACT6-10
• 第一章 緒論10-15
• 1.1 背景與意義10-11
• 1.2 CMOS工藝可靠性評(píng)價(jià)技術(shù)研究現(xiàn)狀11-13
• 1.2.1 國(guó)外研究現(xiàn)狀11-12
• 1.2.2 國(guó)內(nèi)研究現(xiàn)狀12-13
• 1.3 本文的主要貢獻(xiàn)與創(chuàng)新13-14
• 1.4 本論文的結(jié)構(gòu)安排14-15
• 第二章 CMOS工藝中的可靠性問(wèn)題15-24
• 2.1 熱載流子注入15-18
• 2.1.1 熱載流子注入機(jī)理15-17
• 2.1.2 熱載流子注入的影響17-18
• 2.2 負(fù)偏置溫度不穩(wěn)定性18-20
• 2.2.1 負(fù)偏置溫度不穩(wěn)定性機(jī)理18-19
• 2.2.2 負(fù)偏置溫度不穩(wěn)定性的影響19-20
• 2.3 經(jīng)時(shí)擊穿20-22
• 2.3.1 經(jīng)時(shí)擊穿機(jī)理21
• 2.3.2 經(jīng)時(shí)擊穿效應(yīng)的影響21-22
• 2.4 電遷移22-23
• 2.4.1 電遷移機(jī)理22-23
• 2.4.2 電遷移的影響23
• 2.5 本章小結(jié)23-24
• 第三章 CMOS工藝可靠性測(cè)試結(jié)構(gòu)的自動(dòng)化實(shí)現(xiàn)24-36
• 3.1 CMOS工藝可靠性測(cè)試結(jié)構(gòu)概述24-31
• 3.1.1 MOSFET類測(cè)試結(jié)構(gòu)的設(shè)計(jì)25-26
• 3.1.2 MOS電容類測(cè)試結(jié)構(gòu)的設(shè)計(jì)26-27
• 3.1.3 金屬線類測(cè)試結(jié)構(gòu)的設(shè)計(jì)27-31
• 3.1.3.1 金屬線端口連接方式27-28
• 3.1.3.2 線寬28-29
• 3.1.3.3 線長(zhǎng)29
• 3.1.3.4 測(cè)試線與連接線的組合29-30
• 3.1.3.5 突出檢測(cè)30-31
• 3.1.3.6 金屬線測(cè)試結(jié)構(gòu)設(shè)計(jì)方案31
• 3.2 CMOS工藝可靠性測(cè)試結(jié)構(gòu)版圖的自動(dòng)化實(shí)現(xiàn)31-35
• 3.2.1 版圖的自動(dòng)化生成32-34
• 3.2.2 CMOS工藝可靠性測(cè)試結(jié)構(gòu)圖形庫(kù)設(shè)計(jì)要求34-35
• 3.3 本章小結(jié)35-36
• 第四章 CMOS工藝可靠性測(cè)試結(jié)構(gòu)圖形庫(kù)的設(shè)計(jì)36-66
• 4.1 參數(shù)化單元設(shè)計(jì)與應(yīng)用36-37
• 4.2 基于Python語(yǔ)言的參數(shù)化單元庫(kù)設(shè)計(jì)方法37-38
• 4.2.1 面向?qū)ο缶幊膛cPython語(yǔ)言37-38
• 4.2.2 OpenAccess數(shù)據(jù)庫(kù)38
• 4.3 基于Python語(yǔ)言開發(fā)參數(shù)化單元庫(kù)38-40
• 4.4 參數(shù)化單元設(shè)計(jì)流程40-44
• 4.4.1 設(shè)計(jì)規(guī)則輸入41-42
• 4.4.1.1 Santana工藝文件41
• 4.4.1.2 Santana圖層顯示文件41-42
• 4.4.2 參數(shù)定義42-43
• 4.4.3 參數(shù)處理43
• 4.4.4 版圖生成43-44
• 4.5 MOSFET基本單元的設(shè)計(jì)44-49
• 4.5.1 MOSFET基本單元參數(shù)設(shè)置45-46
• 4.5.2 版圖生成46-49
• 4.6 基于MOSFET基本單元構(gòu)建MOSFET器件參數(shù)化單元49-57
• 4.6.1 MOSFET參數(shù)設(shè)置50-51
• 4.6.2 版圖生成51-57
• 4.6.2.1 MOSFET基本單元的疊放51-54
• 4.6.2.2 MOSFET的連線54-56
• 4.6.2.3 創(chuàng)建接觸環(huán)56-57
• 4.7 基于MOSFET單元?jiǎng)?chuàng)建MOS電容單元57
• 4.8 電遷移測(cè)試結(jié)構(gòu)參數(shù)化單元的設(shè)計(jì)57-59
• 4.8.1 電遷移測(cè)試結(jié)構(gòu)的參數(shù)設(shè)置58
• 4.8.2 電遷移測(cè)試結(jié)構(gòu)版圖的生成58-59
• 4.9 測(cè)試結(jié)構(gòu)與焊盤的連接59-61
• 4.10 測(cè)試結(jié)構(gòu)模塊的生成61-63
• 4.11 測(cè)試結(jié)構(gòu)圖形庫(kù)的使用63-65
• 4.12 本章小結(jié)65-66
• 第五章 CMOS工藝可靠性自動(dòng)化測(cè)試系統(tǒng)設(shè)計(jì)66-79
• 5.1 CMOS工藝可靠性測(cè)試系統(tǒng)設(shè)計(jì)66-69
• 5.1.1 測(cè)試系統(tǒng)構(gòu)成66-69
• 5.1.1.1 半導(dǎo)體參數(shù)分析儀67
• 5.1.1.2 探針卡67-68
• 5.1.1.3 開關(guān)矩陣68-69
• 5.1.1.4 恒溫箱與熱板69
• 5.2 CMOS工藝可靠性測(cè)試流程69-73
• 5.2.1 熱載流子注入測(cè)試流程69-70
• 5.2.2 負(fù)偏置溫度不穩(wěn)定性測(cè)試流程70-71
• 5.2.3 經(jīng)時(shí)擊穿測(cè)試流程71-72
• 5.2.4 電遷移測(cè)試流程72-73
• 5.3 半導(dǎo)體參數(shù)分析儀的自動(dòng)化控制73-78
• 5.3.1 半導(dǎo)體參數(shù)分析儀的編程功能73-74
• 5.3.2 測(cè)試儀器自動(dòng)化控制74-78
• 5.3.2.1 iC的自動(dòng)控制原理74-75
• 5.3.2.2 使用iC完成自動(dòng)化測(cè)試75-78
• 5.4 本章小結(jié)78-79
• 第六章 全文總結(jié)與展望79-81
• 6.1 全文總結(jié)79
• 6.2 后續(xù)工作展望79-81
• 致謝81-82
• 參考文獻(xiàn)82-88
• 攻讀碩士學(xué)位期間取得的成果88-89

【相似文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 張永紅;畢燁;馮培昌;;標(biāo)準(zhǔn)互連線性能參數(shù)的測(cè)試結(jié)構(gòu)設(shè)計(jì)與實(shí)現(xiàn)[J];半導(dǎo)體技術(shù);2010年03期

2 張波;潘偉偉;葉翼;鄭勇軍;史崢;嚴(yán)曉浪;;基于模塊化單元的測(cè)試結(jié)構(gòu)陣列設(shè)計(jì)及其應(yīng)用[J];浙江大學(xué)學(xué)報(bào)(工學(xué)版);2013年05期

3 杜支華;IC工藝流程檢測(cè)[J];微電子技術(shù);1998年Z1期

4 李開偉;向東;;改進(jìn)的掃描森林測(cè)試結(jié)構(gòu)[J];清華大學(xué)學(xué)報(bào)(自然科學(xué)版);2006年01期

5 許高斌,黃慶安,李偉華;微加工多晶硅薄膜熱導(dǎo)率T型測(cè)試結(jié)構(gòu)的設(shè)計(jì)與模擬[J];儀器儀表學(xué)報(bào);2005年09期

6 霍建琴;馮飛;王文榮;戈肖鴻;李鐵;王躍林;;微米尺度溫差測(cè)試結(jié)構(gòu)的研究[J];傳感器與微系統(tǒng);2012年11期

7 戚麗娜;許高斌;黃慶安;;范德堡多晶硅熱導(dǎo)率的測(cè)試結(jié)構(gòu)[J];固體電子學(xué)研究與進(jìn)展;2005年04期

8 許川佩;王征;黃青萍;;SOC測(cè)試結(jié)構(gòu)優(yōu)化研究[J];半導(dǎo)體技術(shù);2007年06期

9 顏學(xué)龍,潘鵬程;基于IP核的芯片級(jí)測(cè)試結(jié)構(gòu)研究[J];半導(dǎo)體技術(shù);2005年09期

10 邵晶波;付永慶;劉曉曉;;3D SoC測(cè)試結(jié)構(gòu)優(yōu)化與測(cè)試調(diào)度的博弈模型[J];小型微型計(jì)算機(jī)系統(tǒng);2013年10期

中國(guó)重要會(huì)議論文全文數(shù)據(jù)庫(kù) 前4條

1 王璽;何怡剛;劉美容;蘇曠宇;;基于SOC嵌入式核測(cè)試結(jié)構(gòu)的研究[A];第四屆中國(guó)測(cè)試學(xué)術(shù)會(huì)議論文集[C];2006年

2 顏學(xué)龍;李明太;李志娟;;基于遺傳算法的SoC測(cè)試測(cè)試結(jié)構(gòu)優(yōu)化[A];2007'儀表，，自動(dòng)化及先進(jìn)集成技術(shù)大會(huì)論文集（一）[C];2007年

3 歐陽(yáng)海燕;徐長(zhǎng)明;李少青;邢座程;盛葉鵬;;基于LBIST與JTAG結(jié)合的流水線測(cè)試結(jié)構(gòu)設(shè)計(jì)[A];第十六屆計(jì)算機(jī)工程與工藝年會(huì)暨第二屆微處理器技術(shù)論壇論文集[C];2012年

4 周敏;李少青;;CPU測(cè)試結(jié)構(gòu)的設(shè)計(jì)和實(shí)現(xiàn)[A];第三屆中國(guó)測(cè)試學(xué)術(shù)會(huì)議論文集[C];2004年

中國(guó)博士學(xué)位論文全文數(shù)據(jù)庫(kù) 前4條

1 陳利生;納米工藝集成電路成品率專用測(cè)試結(jié)構(gòu)設(shè)計(jì)方法研究[D];浙江大學(xué);2014年

2 張波;測(cè)試芯片自動(dòng)化設(shè)計(jì)與集成電路成品率提升研究[D];浙江大學(xué);2012年

3 潘偉偉;納米工藝集成電路可尋址測(cè)試芯片設(shè)計(jì)方法研究[D];浙江大學(xué);2012年

4 陸思安;可復(fù)用IP核以及系統(tǒng)芯片SOC的測(cè)試結(jié)構(gòu)研究[D];浙江大學(xué);2003年

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前10條

1 劉洋;基于測(cè)試結(jié)構(gòu)的CMOS工藝可靠性評(píng)價(jià)方法研究[D];電子科技大學(xué);2016年

2 胡雄;集成電路成品率測(cè)試結(jié)構(gòu)自動(dòng)實(shí)現(xiàn)與研究[D];浙江大學(xué);2010年

3 高盼盼;用于納米集成電路可制造性設(shè)計(jì)的測(cè)試結(jié)構(gòu)版圖生成器設(shè)計(jì)[D];合肥工業(yè)大學(xué);2009年

4 邵康鵬;測(cè)試芯片設(shè)計(jì)的自動(dòng)分配算法研究[D];浙江大學(xué);2013年

5 李曉鵬;MEMS幾何學(xué)及電學(xué)PCM參數(shù)電提取研究[D];東南大學(xué);2006年

6 周明;32納米器件漏電失效準(zhǔn)確性的判別方法研究[D];復(fù)旦大學(xué);2011年

7 王飛;基于IP核測(cè)試復(fù)用的SoC測(cè)試結(jié)構(gòu)研究與設(shè)計(jì)[D];解放軍信息工程大學(xué);2008年

8 魏永成;X處理器調(diào)測(cè)試結(jié)構(gòu)的設(shè)計(jì)與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2009年

9 章勝;GHz級(jí)數(shù)字模塊的測(cè)試結(jié)構(gòu)設(shè)計(jì)與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2011年

10 韋劍;SU-8膠薄膜應(yīng)力梯度測(cè)量方法研究[D];南京師范大學(xué);2014年

本文編號(hào)：853371