本文關(guān)鍵詞：基于改進(jìn)CORDIC算法的直接數(shù)字頻率合成器的ASIC實(shí)現(xiàn)

  更多相關(guān)文章： DDS 相幅轉(zhuǎn)換 CORDIC ASIC

【摘要】：直接數(shù)字頻率合成系統(tǒng)以快速的頻率、相位、幅度切換,優(yōu)異的頻率分辨率,低相位噪聲,以及頻率切換相位連續(xù)著稱(chēng)。DDS在大量數(shù)字電子系統(tǒng)中扮演重要角色,如數(shù)字通信系統(tǒng),電子戰(zhàn)和雷達(dá)系統(tǒng),測(cè)試測(cè)量設(shè)備,以及醫(yī)療設(shè)備。近幾年,隨著工藝尺寸不斷縮小,芯片集成度不斷提高,DDS系統(tǒng)的低延遲、超高速、低功耗成為研究的重點(diǎn)。論文依托“14位2.5GHz DDS及IP核技術(shù)研究”項(xiàng)目,分析了DDS原理、架構(gòu)、誤差來(lái)源。DDS通過(guò)頻率字累加得到相位,直接將相位信息轉(zhuǎn)換成正弦信號(hào)對(duì)應(yīng)的幅度值,該過(guò)程為非線性映射,通常采用數(shù)字方式實(shí)現(xiàn),幅度信號(hào)最后經(jīng)過(guò)D/A轉(zhuǎn)換及濾波平滑后輸出所需頻率信號(hào)。DDS系統(tǒng)由相位累加器、相幅轉(zhuǎn)換器、數(shù)模轉(zhuǎn)換器構(gòu)成,其主要誤差包括相位截短誤差、幅度量化誤差、DAC非理想性、相幅轉(zhuǎn)換誤差。本文重點(diǎn)討論相幅轉(zhuǎn)化器的算法和實(shí)現(xiàn)問(wèn)題。通過(guò)分析對(duì)比五種相幅轉(zhuǎn)換實(shí)現(xiàn)方法,選擇易于采用CMOS工藝實(shí)現(xiàn)高精度的CORDIC算法。然而采用傳統(tǒng)CORDIC算法實(shí)現(xiàn)相幅轉(zhuǎn)換器,存在每次迭代旋轉(zhuǎn)前需要判定旋轉(zhuǎn)方向和迭代次數(shù)多的缺點(diǎn)。為解決這兩個(gè)問(wèn)題,利用三角函數(shù)近似處理,不能使用近似的前幾級(jí)采用小的查找表實(shí)現(xiàn),能夠使用近似處理的旋轉(zhuǎn)級(jí)進(jìn)行合并,減小旋轉(zhuǎn)次數(shù),得到改進(jìn)型CORDIC算法。該方法排除了每次旋轉(zhuǎn)迭代前的方向判斷,并將旋轉(zhuǎn)迭代次數(shù)降為原來(lái)的三分之一。在0.18um COMS工藝上,基于改進(jìn)型CORDIC算法,完成14位2.5GHz的DDS芯片的設(shè)計(jì)、驗(yàn)證、實(shí)現(xiàn),并解決了高速數(shù)模接口數(shù)據(jù)時(shí)序問(wèn)題,最終流片、封裝、測(cè)試。該DDS芯片的頻率切換時(shí)間僅3.2ns、頻率控制字32位、相位控制字16位、幅度控制字14位,同時(shí)還可實(shí)現(xiàn)頻率、相位、幅度連續(xù)掃描功能。測(cè)試結(jié)果表明,DDS芯片工作速度可達(dá)2.5GHz,頻率、相位、幅度控制功能均正常,寬帶動(dòng)態(tài)無(wú)雜散范圍在低頻下達(dá)56dB,高頻(80%乃奎斯特率)下有41dB。
【關(guān)鍵詞】：DDS 相幅轉(zhuǎn)換 CORDIC ASIC
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類(lèi)號(hào)】：TN74
【目錄】：

• 摘要5-6
• ABSTRACT6-10
• 第一章 緒論10-14
• 1.1 課題研究背景10
• 1.2 國(guó)內(nèi)外研究現(xiàn)狀10-12
• 1.3 本文研究的主要內(nèi)容12
• 1.4 本文組織架構(gòu)12-14
• 第二章 DDS的原理、架構(gòu)和誤差來(lái)源14-24
• 2.1 DDS的原理14
• 2.2 DDS的架構(gòu)14-21
• 2.2.1 相位累加器15-16
• 2.2.2 相幅轉(zhuǎn)換器16-20
• 2.2.3 數(shù)模轉(zhuǎn)換器20-21
• 2.3 DDS誤差來(lái)源21-23
• 2.4 本章小結(jié)23-24
• 第三章 改進(jìn)型CORDIC算法24-35
• 3.1 CORDIC算法及不足24-26
• 3.2 改進(jìn)型CORDIC算法26-31
• 3.3 改進(jìn)型CORDIC算法行為建模與仿真31-32
• 3.4 改進(jìn)型CORDIC算法性能評(píng)估32-34
• 3.5 本章小結(jié)34-35
• 第四章 DDS電路設(shè)計(jì)、實(shí)現(xiàn)與驗(yàn)證35-68
• 4.1 混合信號(hào)ASIC設(shè)計(jì)流程35-36
• 4.2 DDS系統(tǒng)架構(gòu)設(shè)計(jì)36-39
• 4.3 DDS數(shù)字電路設(shè)計(jì)實(shí)現(xiàn)39-59
• 4.3.1 數(shù)字模塊劃分39
• 4.3.2 相幅轉(zhuǎn)換模塊設(shè)計(jì)39-43
• 4.3.3 反sinc模塊設(shè)計(jì)43-47
• 4.3.4 譯碼電路設(shè)計(jì)47-48
• 4.3.5 數(shù)字電路驗(yàn)證48-51
• 4.3.6 數(shù)字電路實(shí)現(xiàn)51-59
• 4.4 DDS模擬電路設(shè)計(jì)實(shí)現(xiàn)59-66
• 4.4.1 模擬電路模塊劃分59
• 4.4.2 高速M(fèi)UX電路設(shè)計(jì)實(shí)現(xiàn)59-61
• 4.4.3 DAC核設(shè)計(jì)實(shí)現(xiàn)61-63
• 4.4.4 數(shù)模接口時(shí)序保證電路設(shè)計(jì)實(shí)現(xiàn)63-66
• 4.5 全芯片混合信號(hào)仿真驗(yàn)證66-67
• 4.6 本章小結(jié)67-68
• 第五章 DDS芯片測(cè)試與分析68-74
• 5.1 測(cè)試平臺(tái)開(kāi)發(fā)68-70
• 5.2 功能測(cè)試70-71
• 5.3 動(dòng)態(tài)參數(shù)測(cè)試分析71-73
• 5.4 本章小結(jié)73-74
• 第六章 結(jié)論與展望74-76
• 6.1 結(jié)論74
• 6.2 下一步工作展望74-76
• 致謝76-77
• 參考文獻(xiàn)77-80
• 攻碩期間取得的研究成果80-81

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前4條

1 張華棟;龐志勇;陳弟虎;;約束設(shè)置與邏輯綜合在SoC設(shè)計(jì)中的應(yīng)用[J];電子技術(shù)應(yīng)用;2010年07期

2 楊j，

本文編號(hào)：849103