發(fā)布時間：2017-09-03 22:43

  本文關(guān)鍵詞：基于片上系統(tǒng)低功耗測試的編碼壓縮技術(shù)研究

  更多相關(guān)文章： 片上系統(tǒng) 低功耗測試 編碼壓縮 測試集預處理 無關(guān)位填充

【摘要】：隨著電路規(guī)模、復雜度和工作頻率不斷攀升,半導體工藝進入深亞微米系統(tǒng)時代,片上系統(tǒng)逐漸成為超大規(guī)模集成電路發(fā)展的主流趨勢。So C高速測試占用大量測試帶寬,對自動測試設(shè)備硬件資源提出了嚴峻的挑戰(zhàn):一方面,往往需要加載很長的測試集才能達到較高的測試覆蓋率,極大地提高了測試數(shù)據(jù)的存儲容量;另一方面,So C測試過程引起觸發(fā)器翻轉(zhuǎn)活動增加,從而產(chǎn)生大量的測試功耗。因此,開展基于So C低功耗測試的編碼壓縮技術(shù)研究,有助于加快芯片產(chǎn)品的設(shè)計開發(fā)和工業(yè)應用,推動國內(nèi)集成電路產(chǎn)業(yè)發(fā)展進程。論文圍繞So C低功耗測試和測試數(shù)據(jù)壓縮問題展開研究。具體工作如下:1.分析了So C測試數(shù)據(jù)壓縮和低功耗測試的國內(nèi)外研究現(xiàn)狀;闡述了片上系統(tǒng)測試的基本原理、研究內(nèi)容和技術(shù)挑戰(zhàn);介紹了故障建模、測試向量生成和掃描測試等電路測試技術(shù)。2.介紹了兩類片上系統(tǒng)低功耗測試方法。在此基礎(chǔ)上,論文提出了基于二維漢明距離排序的低功耗測試集預處理方法,涉及無關(guān)位二次排序、漢明距離二次排序、測試集二次轉(zhuǎn)置和無關(guān)位最小轉(zhuǎn)換填充等步驟,設(shè)計了相應的解壓結(jié)構(gòu)和有限狀態(tài)機。最后,針對ISCAS國際標準電路的MINTEST測試集進行了電路驗證和實驗仿真。實驗結(jié)果表明,采用低功耗測試集預處理方法后,獲得了較高的編碼效率和較低的測試功耗。3.介紹了幾類測試數(shù)據(jù)編碼方法。在此基礎(chǔ)上,針對低功耗測試集,論文提出了基于交替統(tǒng)計游程編碼的測試數(shù)據(jù)壓縮方法,給出了ASRL編碼規(guī)則,實現(xiàn)了動態(tài)4m無關(guān)位填充算法,設(shè)計了相應的解壓結(jié)構(gòu)和有限狀態(tài)機。最后,針對ISCAS國際標準電路的MINTEST測試集進行了電路驗證和實驗仿真。實驗結(jié)果表明,ASRL編碼方法在壓縮效率、測試功耗、測試應用時間和面積開銷上均占優(yōu)勢。4.針對低功耗測試集,論文提出了擴展型計數(shù)相容模式游程編碼的測試數(shù)據(jù)壓縮方法。給出了ECCPRL編碼規(guī)則、無關(guān)位填充方案,針對一個編碼實例演示了ECCPRL編碼思想。最后,針對ISCAS國際標準電路的MINTEST測試集進行了電路驗證和實驗仿真。最后,論文分析了片上系統(tǒng)多核并行掃描測試工作中面臨的技術(shù)挑戰(zhàn),展望了測試硬件開銷評估、測試控制器設(shè)計、多掃描鏈結(jié)構(gòu)配置等后續(xù)研究工作。
【關(guān)鍵詞】：片上系統(tǒng) 低功耗測試 編碼壓縮 測試集預處理 無關(guān)位填充
【學位授予單位】：北京工業(yè)大學
【學位級別】：碩士
【學位授予年份】：2016
【分類號】：TN407
【目錄】：

• 摘要4-5
• Abstract5-9
• 第1章 緒論9-15
• 1.1 研究背景及意義9-10
• 1.2 國內(nèi)外研究現(xiàn)狀10-12
• 1.2.1 片上系統(tǒng)測試數(shù)據(jù)壓縮技術(shù)10-12
• 1.2.2 片上系統(tǒng)低功耗測試技術(shù)12
• 1.3 論文的主要工作和結(jié)構(gòu)安排12-15
• 1.3.1 主要工作12-13
• 1.3.2 結(jié)構(gòu)安排13-15
• 第2章 片上系統(tǒng)測試技術(shù)15-25
• 2.1 片上系統(tǒng)測試基本原理15-16
• 2.2 片上系統(tǒng)測試的主要內(nèi)容16-23
• 2.2.1 故障建模16-17
• 2.2.2 測試生成17-19
• 2.2.3 掃描測試19-23
• 2.3 片上系統(tǒng)測試面臨的挑戰(zhàn)23-24
• 2.4 本章小結(jié)24-25
• 第3章 基于SoC低功耗測試的測試集預處理方法25-45
• 3.1 片上系統(tǒng)低功耗測試方案25-33
• 3.1.1 基于ATPG結(jié)構(gòu)改進的低功耗方案25-31
• 3.1.2 基于測試集預處理的低功耗方案31-33
• 3.2 基于二維漢明距離排序的低功耗測試集預處理算法33-44
• 3.2.1 算法的基本原理33-34
• 3.2.2 算法的應用實例34-36
• 3.2.3 無關(guān)位填充規(guī)則36-37
• 3.2.4 解壓結(jié)構(gòu)設(shè)計37-40
• 3.2.5 電路驗證與結(jié)果分析40-44
• 3.3 本章小結(jié)44-45
• 第4章 基于SoC低功耗測試編碼壓縮方法45-69
• 4.1 SoC測試數(shù)據(jù)編碼壓縮技術(shù)45-51
• 4.1.1 FDR編碼壓縮45-47
• 4.1.2 EFDR編碼壓縮47-49
• 4.1.3 AFDR編碼壓縮49-51
• 4.2 基于交替統(tǒng)計游程編碼的測試數(shù)據(jù)壓縮算法51-63
• 4.2.1 交替統(tǒng)計游程編碼算法實現(xiàn)52-53
• 4.2.2 無關(guān)位填充方案設(shè)計53-56
• 4.2.3 解壓縮電路結(jié)構(gòu)設(shè)計56-58
• 4.2.4 電路驗證與結(jié)果分析58-63
• 4.3 基于擴展型計數(shù)相容模式游程編碼的測試數(shù)據(jù)壓縮方法63-67
• 4.3.1 擴展型計數(shù)相容模式游程編碼算法設(shè)計與實現(xiàn)64-66
• 4.3.2 ECCPRL編碼應用66
• 4.3.3 電路驗證與實驗結(jié)果分析66-67
• 4.4 本章小結(jié)67-69
• 結(jié)論69-71
• 參考文獻71-77
• 攻讀碩士學位期間發(fā)表的論文77-79
• 致謝79

，

本文編號：787812