雙柵負電容隧穿場效應(yīng)晶體管的仿真
發(fā)布時間：2022-02-09 15:40
介紹了一種鍺硅(Si1-xGex)溝道雙柵（DG）負電容（NC）隧穿場效應(yīng)晶體管（TFET）,在Sentaurus TCAD軟件中通過耦合Landau-Khalatnikov（LK）模型的方法對器件進行了仿真。首先分析了溝道中鍺摩爾分數(shù)對DG TFET性能的影響。在DG TFET的基礎(chǔ)上引入負電容結(jié)構(gòu)得到DG NC TFET,并通過耦合LK模型的方法對不同鐵電層厚度的DG NC TFET進行了仿真研究。最后,從能帶圖和帶間隧穿概率的角度分析了負電容效應(yīng)對器件性能的影響。仿真結(jié)果顯示,在Si0.6Ge0.4溝道DG TFET基礎(chǔ)上引入9 nm鐵電層厚度的負電容結(jié)構(gòu)之后,DG NC TFET的開態(tài)電流從1.3μA（0.65μA/μm）提高到了29μA（14.5μA/μm）,同時有7個源漏電流量級的亞閾值擺幅小于60 mV/dec。
【文章來源】：半導(dǎo)體技術(shù). 2020,45(08)北大核心
【文章頁數(shù)】：8 頁
【部分圖文】：
Si0.6Ge0.4溝道DG TFET和DG NC TFET
Si1-xGex溝道DG TFET與DG NC TFET
圖1(a)和(b)分別展示了DG TFET和DG NC TFET的二維結(jié)構(gòu)示意圖。其中源、漏區(qū)分別為p型、n型摻雜的硅,摻雜濃度均為1×1020 cm-3,溝道為不同鍺摩爾分數(shù)的本征鍺硅,已有研究成果表明可實現(xiàn)該結(jié)構(gòu)中柵極與鍺硅溝道的自對準[14]。等效柵氧化層厚度為0.88 nm,垂直紙面方向的器件深度為1 μm。器件尺寸和仿真參數(shù)如表1所示。表1 DG TFET和DG NC TFET的參數(shù)Tab.1 Parameters of the DG TFET and DG NC TFET 參數(shù) 數(shù)值 柵(溝道)長度/nm 60 溝道(源區(qū)、 漏區(qū))寬度/nm 20 源區(qū)長度/nm 30 漏區(qū)長度/nm 30 等效柵氧化層厚度/nm 0.88 源區(qū)摻雜濃度(p+)/cm-3 1×1020 漏區(qū)摻雜濃度(n+)/cm-3 1×1020 溝道摻雜濃度/cm-3 0 柵功函數(shù)/eV 4.52 漏端電壓/V 1 柵極電壓/V 0～-1
本文編號：3617263
【文章來源】：半導(dǎo)體技術(shù). 2020,45(08)北大核心
【文章頁數(shù)】：8 頁
【部分圖文】：
Si0.6Ge0.4溝道DG TFET和DG NC TFET
Si1-xGex溝道DG TFET與DG NC TFET
圖1(a)和(b)分別展示了DG TFET和DG NC TFET的二維結(jié)構(gòu)示意圖。其中源、漏區(qū)分別為p型、n型摻雜的硅,摻雜濃度均為1×1020 cm-3,溝道為不同鍺摩爾分數(shù)的本征鍺硅,已有研究成果表明可實現(xiàn)該結(jié)構(gòu)中柵極與鍺硅溝道的自對準[14]。等效柵氧化層厚度為0.88 nm,垂直紙面方向的器件深度為1 μm。器件尺寸和仿真參數(shù)如表1所示。表1 DG TFET和DG NC TFET的參數(shù)Tab.1 Parameters of the DG TFET and DG NC TFET 參數(shù) 數(shù)值 柵(溝道)長度/nm 60 溝道(源區(qū)、 漏區(qū))寬度/nm 20 源區(qū)長度/nm 30 漏區(qū)長度/nm 30 等效柵氧化層厚度/nm 0.88 源區(qū)摻雜濃度(p+)/cm-3 1×1020 漏區(qū)摻雜濃度(n+)/cm-3 1×1020 溝道摻雜濃度/cm-3 0 柵功函數(shù)/eV 4.52 漏端電壓/V 1 柵極電壓/V 0～-1
本文編號：3617263
本文鏈接：http://www.sikaile.net/kejilunwen/dianzigongchenglunwen/3617263.html
最近更新
教材專著
