我國目前正在建設的新一代無線通訊系統(tǒng)（5G）要求更高的數(shù)據(jù)吞吐量、更快的響應時間以及更低的功耗,而數(shù)據(jù)轉(zhuǎn)換器作為無線通信系統(tǒng)內(nèi)的關鍵部分,也正朝著高性能、低功耗的方向發(fā)展。電流舵結構由于能夠兼容標準CMOS工藝、支持高采樣率,一直在高速高精度數(shù)模轉(zhuǎn)換器（DAC）中占據(jù)主流位置,不僅如此,它還能通過低壓電流模技術獲得較低的功耗,所以研究高性能、低功耗的電流舵型DAC具有重要意義。本文基于TSMC 40 nm CMOS工藝設計了一款10位雙通道電流舵型DAC,并詳細分析了其模型、電路、版圖及測試四個方面的內(nèi)容。本文首先對數(shù)模轉(zhuǎn)換器的國內(nèi)外發(fā)展歷程與研究意義進行了探討,闡述了數(shù)模轉(zhuǎn)換器的基本工作原理、主要分類以及特性參數(shù),并總結出了電流舵結構的優(yōu)勢。然后,通過分析DAC的分段比例對性能和面積的影響,確定了高6位采用溫度計碼,低4位采用二進制碼的分段結構,并在SIMULINK環(huán)境下建立了該DAC理想的行為級模型和相應的誤差模型。借助上述模型,分析了電流源的失配誤差、有限輸出阻抗以及開關管的時鐘饋通效應對DAC特性的影響。其次,逐一介紹了電流基準電路、單位電流源電路、開關驅(qū)動電路、6-63譯碼器... 

【文章來源】：西安電子科技大學陜西省 211工程院校 教育部直屬院校

【文章頁數(shù)】：109 頁

【學位級別】：碩士

【部分圖文】：

DAC輸出頻譜示意圖

圖3.1 DAC 分段比與性能、面積的關系[17]步確定 DAC 的分段比后，接下來對 6+4、7+3 這兩種分段方式進行仔細現(xiàn)最優(yōu)化。對于 6+4 的分段方式，需要一個 6-63 的譯碼器把高 6 位轉(zhuǎn)，然后控制 63 個 MSB 電流源，而低 4 位分別控制權重從 20ILSB到 23，所以 DAC 包含共 67 個開關信號通路。而 7+3 式的 DAC，需要一個器把高 7 位轉(zhuǎn)化為溫度計碼，然后控制 127 個 MSB 電流源，低 3 位分 20ILSB到 22ILSB的電流源，所以 DAC 包含共 130 個開關信號通路。因態(tài)特性的前提下，6+4 分段的 DAC 擁有更少的開關信號通路，這意味兩側的通道延遲也會有所降低。不僅如此，6+4 分段結構所需的譯碼器式更為簡單，所消耗的功耗也更少，這對低功耗 DAC 來說更有吸引力。設計的 DAC 采用 6+4 的分段結構以實現(xiàn)最優(yōu)化設計。理想的分段式電流舵 DAC 的行為級模型

西安電子科技大學碩士學位論文28圖3.11 有限輸出阻抗的 SIMULINK 模型其中 I 為理想的輸出電流，G 為輸出電導，C 為輸出電容，InP、InN為正、反相的開關信號，Ip、In為正、反電流輸出端。文獻[23]在有限輸出阻抗對 DAC 動態(tài)特性的影響方面做了詳細的分析，并總結出，對于差分結構的 DAC，其 SFDR 滿足以下關系：  ( ) ( ) (3-15)上式中

【參考文獻】：
期刊論文
[1]A Fully-Integrated Low-Power Analog Front-End for ZigBee Transmitter Applications[J]. SHI Zuochen,YANG Yintang,LI Di,LIU Yang.  Chinese Journal of Electronics. 2016(03)
[2]一種可校準的低溫漂基準電流源[J]. 湯華蓮,莊奕琪,張麗,景鑫,杜永乾.  西安電子科技大學學報. 2013(04)
[3]一種新型CMOS電流模帶隙基準源的設計[J]. 孫金中,馮炳軍.  固體電子學研究與進展. 2010(04)
[4]一種1.5V 8位100 MS/s電流舵D/A轉(zhuǎn)換器[J]. 朱樟明,楊銀堂,劉簾曦.  固體電子學研究與進展. 2006(03)

博士論文
[1]高速高精度電流舵數(shù)模轉(zhuǎn)換器關鍵設計技術的研究與實現(xiàn)[D]. 薛曉博.浙江大學 2014

碩士論文
[1]高速電流舵DAC動態(tài)性能的提升研究[D]. 席望.西安電子科技大學 2014
[2]基于CMOS0.13μm工藝的1.2V電流舵型DAC設計[D]. 曹帆.西安電子科技大學 2013
[3]基于FPGA的高精度DAC測試方法研究與實現(xiàn)[D]. 馬瑞.西安電子科技大學 2013



本文編號：3541418