功率MOSFET是功率IC的核心電子元器件,降低功率MOSFET的功耗一直以來(lái)都是業(yè)內(nèi)人士的研究熱點(diǎn)。本文首先介紹了功率MOSFET的行業(yè)背景及研究現(xiàn)狀與發(fā)展態(tài)勢(shì)。之后介紹了降低功率LDMOS功耗的常用方法。針對(duì)靜態(tài)功耗,本文依次介紹了超結(jié)技術(shù)、溝槽技術(shù)和電荷積累技術(shù)。之后,針對(duì)動(dòng)態(tài)損耗,介紹了柵漏電容降低技術(shù)。文本就降低器件的靜態(tài)及動(dòng)態(tài)損耗的問(wèn)題,分別提出了兩種新型功率LDMOS器件,并對(duì)其物理及電學(xué)特性進(jìn)行了詳細(xì)的分析:1.提出了一種具有多維電子積累層的超低比導(dǎo)通電阻LDMOS（MAL LDMOS）,并通過(guò)仿真軟件詳細(xì)研究了其物理特性。它的主要結(jié)構(gòu)特點(diǎn)是:在漂移區(qū)內(nèi)具有延伸三柵,并且具有槽源和槽漏結(jié)構(gòu)。在導(dǎo)通狀態(tài)下,器件將從三個(gè)方面顯著降低器件的比導(dǎo)通電阻。第一、增加了器件的溝道密度。第二、多維電子積累層顯著降低器件的漂移區(qū)電阻。第三、延伸三柵有效地調(diào)節(jié)了電流分布。在關(guān)斷狀態(tài)下,延伸柵將輔助耗盡漂移區(qū),從而在相同耐壓的情況,可以顯著增加漂移區(qū)的摻雜濃度（N_d）,使得器件的比導(dǎo)通電阻R_on,sp進(jìn)一步降低。此種新結(jié)構(gòu)LDMOS的性能明顯優(yōu)于... 

【文章來(lái)源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：61 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

刻槽工藝(a)深槽刻蝕；(b)外延填充

具有多維耗盡漂移區(qū)的作用，可以增大漂移區(qū)的摻雜濃度，從而減小了比導(dǎo)通電阻 圖2-6 槽柵附近電場(chǎng)分布如圖2-6所示，為沿槽側(cè)壁四周的電場(chǎng)分布，由圖可知氧化槽還具有調(diào)整電場(chǎng)的作用，增強(qiáng)了平均電場(chǎng)，從而提高了器件的耐壓 2.3 電荷積累技術(shù)無(wú)論是超結(jié)器件還是槽型器件，器件在導(dǎo)通狀態(tài)下，多數(shù)載流子依舊是由源端通過(guò)漂移區(qū)流向漏端，所以器件的導(dǎo)通電阻依然強(qiáng)烈依賴于器件漂移區(qū)的摻雜濃度 比導(dǎo)通電阻與器件的耐壓仍然存在著相互制約的矛盾關(guān)系 而電荷積累技術(shù)，則是通過(guò)建立新型的電流輸運(yùn)模式，顯著降低導(dǎo)通電阻對(duì)摻雜濃度的依賴[7-10]，從而有效解決了比導(dǎo)通電阻與耐壓之間的矛盾關(guān)系 2.3.1 電荷積累技術(shù)基本原理電荷積累技術(shù)的核心思想是：通過(guò)設(shè)計(jì)新型器件結(jié)構(gòu)，在漂移區(qū)內(nèi)形成電荷積累層即低阻通道

第二章 功率 MOSFET 器件功耗降低技術(shù)17圖2-8 積累型功率MOS器件MMFET[36]圖2-9 積累型功率LDMOS[11]2.4 柵漏電容降低技術(shù)以上的幾種技術(shù)主要是降低器件的比導(dǎo)通電阻優(yōu)化其與擊穿電壓之間的矛盾關(guān)系，從而減小器件的靜態(tài)損耗 器件的損耗除了靜態(tài)損耗，還有動(dòng)態(tài)損耗 其中，動(dòng)態(tài)損耗包括開(kāi)關(guān)損耗和驅(qū)動(dòng)損耗 在低頻情況下，靜態(tài)損耗占總功耗的主要部分；在高頻情況下，器件的驅(qū)動(dòng)損耗與開(kāi)關(guān)損耗逐漸成為了主要成分 器件的驅(qū)動(dòng)損耗用公式表示為：Pdr=f×Qg×VGS，其中 f 為器件工作的頻率，Qg為器件的柵電荷 在相同頻率下

【參考文獻(xiàn)】：
期刊論文
[1]2015-2016年中國(guó)功率器件市場(chǎng)回顧與展望——應(yīng)用帶動(dòng)市場(chǎng)穩(wěn)步增長(zhǎng),產(chǎn)業(yè)發(fā)展實(shí)現(xiàn)重大突破[J]. 徐小海.  電子產(chǎn)品世界. 2016(04)



本文編號(hào)：3353528