隨著半導(dǎo)體工藝尺寸的不斷縮小,以手機(jī)、平板電腦為代表的便攜式移動電子設(shè)備的系統(tǒng)復(fù)雜度和工作頻率逐步增加,電路系統(tǒng)的功耗也隨之顯著增加。而過高的功耗導(dǎo)致芯片的溫度急劇上升,不但會影響電路的性能和魯棒性,還會增加芯片的封裝、散熱成本。觸發(fā)器作為基本的同步邏輯單元,被廣泛應(yīng)用于數(shù)字電路的時(shí)鐘系統(tǒng)中,是數(shù)字系統(tǒng)中能耗最多的電路之一。因此,降低觸發(fā)器功耗對提高數(shù)字系統(tǒng)的能效具有重要意義。為了滿足便攜式電子設(shè)備對性能的要求,同時(shí)有效降低觸發(fā)器的功耗,本文主要研究低功耗主從式單相時(shí)鐘觸發(fā)器。首先,本文回顧了近期文獻(xiàn)提出的低功耗觸發(fā)器設(shè)計(jì)方法,并系統(tǒng)分析了已發(fā)表的觸發(fā)器存在的關(guān)于性能、功耗、魯棒性的問題。針對上述問題,本文基于單向時(shí)鐘設(shè)計(jì)方法,提出了條件充電技術(shù)、邏輯重組技術(shù)和拓?fù)鋲嚎s技術(shù),并采用上述技術(shù)設(shè)計(jì)了3種新型觸發(fā)器,分別為單相時(shí)鐘無冗余翻轉(zhuǎn)觸發(fā)器（SRFF）、高能效單相時(shí)鐘無冗余翻轉(zhuǎn)觸發(fā)器（ESRFF）和全靜態(tài)時(shí)鐘驅(qū)動晶體管壓縮觸發(fā)器（SC²FF）。SRFF利用條件充電技術(shù),消除了觸發(fā)器內(nèi)部節(jié)點(diǎn)的冗余翻轉(zhuǎn),進(jìn)而降低了觸發(fā)器的動態(tài)功耗。ESRFF在SRFF的基礎(chǔ)上將邏輯等... 

【文章來源】：上海交通大學(xué)上海市 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：100 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 課題研究背景
        1.1.1 觸發(fā)器的低功耗技術(shù)的研究意義
        1.1.2 觸發(fā)器低功耗設(shè)計(jì)原理
    1.2 論文研究目標(biāo)
    1.3 論文研究內(nèi)容
    1.4 論文章節(jié)安排
第二章 低功耗觸發(fā)器設(shè)計(jì)綜述
    2.1 傳統(tǒng)時(shí)序單元
    2.2 差分觸發(fā)器
    2.3 脈沖式觸發(fā)器
        2.3.1 隱式脈沖觸發(fā)器
        2.3.2 顯式脈沖觸發(fā)器
    2.4 傳統(tǒng)主從式雙相時(shí)鐘觸發(fā)器
    2.5 單相時(shí)鐘觸發(fā)器
        2.5.1 自適應(yīng)耦合觸發(fā)器設(shè)計(jì)
        2.5.2 全靜態(tài)單相時(shí)鐘無競爭觸發(fā)器設(shè)計(jì)
        2.5.3 拓?fù)鋲嚎s觸發(fā)器設(shè)計(jì)
        2.5.4 邏輯歸約觸發(fā)器設(shè)計(jì)
    2.6 本章總結(jié)
第三章 新型低功耗單相時(shí)鐘觸發(fā)器設(shè)計(jì)
    3.1 新型單相時(shí)鐘無冗余翻轉(zhuǎn)觸發(fā)器
        3.1.1 條件充電技術(shù)
        3.1.2 單相時(shí)鐘無冗余翻轉(zhuǎn)觸發(fā)器的工作機(jī)理
    3.2 新型高能效單相時(shí)鐘無冗余翻轉(zhuǎn)觸發(fā)器
        3.2.1 高能效設(shè)計(jì)技術(shù)
        3.2.2 高能效單相時(shí)鐘無冗余翻轉(zhuǎn)觸發(fā)器的工作機(jī)制
    3.3 新型全靜態(tài)時(shí)鐘驅(qū)動晶體管壓縮觸發(fā)器
        3.3.1 電路拓?fù)鋲嚎s技術(shù)
        3.3.2 全靜態(tài)時(shí)鐘驅(qū)動晶體管壓縮觸發(fā)器的工作機(jī)理
    3.4 本章總結(jié)
第四章 仿真結(jié)果技術(shù)分析
    4.1 仿真平臺搭建及觸發(fā)器設(shè)計(jì)優(yōu)化
        4.1.1 仿真平臺
        4.1.2 觸發(fā)器設(shè)計(jì)參數(shù)測試方法
        4.1.3 優(yōu)化設(shè)計(jì)方案
    4.2 時(shí)序參數(shù)分析
    4.3 功耗參數(shù)分析
        4.3.1 動態(tài)功耗
        4.3.2 靜態(tài)功耗
    4.4 面積開銷分析
    4.5 魯棒性分析
        4.5.1 電壓波動
        4.5.2 溫度波動
        4.5.3 工藝參數(shù)擾動
    4.6 本章小結(jié)
第五章 總結(jié)與展望
    5.1 主要工作及創(chuàng)新
    5.2 后續(xù)研究工作
參考文獻(xiàn)
致謝
攻讀碩士學(xué)位期間已發(fā)表或錄用的論文


【參考文獻(xiàn)】：
博士論文
[1]面向超低功耗的抗PVT波動電路設(shè)計(jì)技術(shù)研究[D]. 金威.上海交通大學(xué) 2017
[2]觸發(fā)器功耗控制技術(shù)與設(shè)計(jì)研究[D]. 耿亮.浙江大學(xué) 2017
[3]基于脈沖技術(shù)低功耗高性能觸發(fā)器設(shè)計(jì)[D]. 戴燕云.浙江大學(xué) 2009

碩士論文
[1]基于CMOS工藝的低功耗脈沖型觸發(fā)器設(shè)計(jì)[D]. 吳學(xué)祥.浙江大學(xué) 2012



本文編號：3162973