【摘要】：隨著半導(dǎo)體制造工藝的不斷進(jìn)步,集成電路在不斷提升性能和降低功耗的同時(shí),其可靠性也面臨了嚴(yán)重威脅。工藝節(jié)點(diǎn)的持續(xù)下降,使集成電路對(duì)環(huán)境愈發(fā)敏感,由高能粒子引起的軟錯(cuò)誤不斷增加。軟錯(cuò)誤嚴(yán)重威脅了電路的正常工作,降低了系統(tǒng)的可靠性。本論文以提高集成電路可靠性為出發(fā)點(diǎn),針對(duì)集成電路中出現(xiàn)的軟錯(cuò)誤,對(duì)電路級(jí)容錯(cuò)技術(shù)進(jìn)行了深入研究,主要工作如下：首先,介紹了影響集成電路可靠性的相關(guān)因素,指出以單粒子翻轉(zhuǎn)和單粒子瞬態(tài)為代表的單粒子事件是導(dǎo)致集成電路出現(xiàn)軟錯(cuò)誤的主要原因。闡述了集成電路軟錯(cuò)誤的相關(guān)概念并研究軟錯(cuò)誤的產(chǎn)生機(jī)理,在此基礎(chǔ)上對(duì)軟錯(cuò)誤的產(chǎn)生機(jī)理、傳播特性和防護(hù)方法進(jìn)行了詳細(xì)分析。其次,在了解常用的容錯(cuò)技術(shù)之后,針對(duì)現(xiàn)有的多種經(jīng)典容錯(cuò)技術(shù)手段進(jìn)行了深入的研究,重點(diǎn)闡述了組合邏輯單元和時(shí)序邏輯單元常用的容忍軟錯(cuò)誤加固技術(shù),并分析了各種方法的優(yōu)缺點(diǎn)。通過(guò)對(duì)比每種策略的優(yōu)點(diǎn)與不足,本文提出CFL-SET和SINV兩種對(duì)單粒子翻轉(zhuǎn)免疫的低開(kāi)銷加固鎖存器。兩種鎖存器利用具有過(guò)濾功能的C單元來(lái)屏蔽出現(xiàn)在鎖存器內(nèi)部節(jié)點(diǎn)的軟錯(cuò)誤。CFL-SET鎖存器利用具有過(guò)濾功能的C單元構(gòu)建反饋回路,并在鎖存器末端使用鐘控C單元來(lái)阻塞傳播至輸出端的軟錯(cuò)誤。HSPICE仿真結(jié)果顯示,在與TMR鎖存器同等可靠性的情況下,CFL-SET鎖存器面積下降50%,延遲下降92%,功耗下降67%,功耗延遲積下降97%。SINV鎖存器采用4個(gè)輸入分離的反相器構(gòu)成一個(gè)雙�；ユi結(jié)構(gòu),并在輸出端增加鐘控C單元以屏蔽輸出端的瞬態(tài)故障。HSPICE仿真結(jié)果顯示,SINV鎖存器和參與對(duì)比的現(xiàn)有主流加固結(jié)構(gòu)相比,延遲平均下降61%,功耗平均下降11%,功耗延遲積(PDP)平均下降59%,面積開(kāi)銷平均增加40%。最后,針對(duì)本文提出的兩種加固鎖存器結(jié)構(gòu),使用HSPICE進(jìn)行了詳盡的故障注入實(shí)驗(yàn)驗(yàn)證了其可靠性,并使用PDP指標(biāo)對(duì)本文提出的兩種加固結(jié)構(gòu)以及現(xiàn)有加固結(jié)構(gòu)的容錯(cuò)能力和性能進(jìn)行了評(píng)估和比較。實(shí)驗(yàn)證明,本文提出的兩種加固鎖存器不僅能有效提高電路的可靠性并且具有較小的功耗、面積開(kāi)銷,具有高度可靠性。本課題提出的兩種高可靠加固鎖存器,豐富了集成電路的容錯(cuò)技術(shù),為集成電路的容軟錯(cuò)誤提供了實(shí)際方案,具有重要意義。
【圖文】：

當(dāng)價(jià)格不變時(shí)，半導(dǎo)體芯片上集成的晶體管數(shù)量將每年翻一番，其性能逡逑也翻一番。１的５年，他又將摩爾定律修正為芯片上集成的晶體管數(shù)量將每１８?jìng)�(gè)逡逑月翻一番Ｗ。圖１．１所示為過(guò)去４５年英特爾公司ＣＰＵ中集成的晶體管數(shù)量的增逡逑長(zhǎng)情況。隨著半導(dǎo)體技術(shù)的不斷發(fā)展，集成電路規(guī)模不斷增長(zhǎng)，集成度不斷上升，逡逑使其數(shù)據(jù)處理能力不斷提高，與此同時(shí)單片集成電路的成本也不斷降低。由于半逡逑導(dǎo)體的幾何尺寸不斷減少使我們?cè)谕瑯哟笮≮s片上集成更多的晶體管，并且芯片逡逑可１＾＾更高的速度工作，故而單片芯片的價(jià)格也越來(lái)越便宜。自１９７１年Ｉｎｔｅｌ發(fā)逡逑布世界上第一款商用計(jì)算機(jī)微處理器４００４宣布的１０＾１１１起，經(jīng)過(guò)幾十年的不斷逡逑發(fā)展，半導(dǎo)體器件的特征尺寸己經(jīng)進(jìn)化到Ｉｎｔｅｌ邋２０１４年最新推出的Ｃｏｒｅ邋Ｍ處理逡逑器中采用的１４ｎｍ級(jí)別，集成電路的制造工藝己全面進(jìn)入納米時(shí)代。圖１．２為２０１１逡逑年國(guó)際半導(dǎo)體技術(shù)藍(lán)圖ＩＴＲＳ公布的

逡逑圖１．１英特爾ＣＰＵ晶體管數(shù)量X棾で魘棋義希疲椋玨澹保卞澹桑睿簦澹戾澹茫校斟澹裕潁崠潁螅椋螅保海錚蟈澹茫錚酰睿翦澹牽潁錚鰨簦楨澹裕潁澹睿溴義希保梗叮的輳叢攏⑻囟詞既酥桓甑牽磕Χ凇叮牛歟澹悖簦潁錚睿椋悖蟆吩又舊戲⒈砦膩義險(xiǎn)略ぱ�，当价赴d槐涫�，皻枥^逍酒霞傻木騫蓯拷磕攴環(huán)�，其虚嗆辶x弦卜環(huán)＃鋇模的輳紙Χ尚拚酒霞傻木騫蓯拷浚保父鰣義顯路環(huán)�。哇E保彼疚ィ矗的曖⑻囟荊茫校罩屑傻木騫蓯康腦鰣義銑で榭�。随着皻枥^寮際醯牟歡戲⒄�，集成稻滐堟模矚g顯齔�，集成度矚g仙仙�，辶x鮮蠱涫荽砟芰Σ歡咸岣擼氪送鋇テ傻緶返某殺疽膊歡轄檔�。由釉x脲義系繼宓募負(fù)緯嘰綺歡霞跎偈刮頤竊諭笮「掀霞篩嗟木騫�，并且芯片辶x峽桑保蓿薷叩乃俁裙ぷ鰨識(shí)テ酒募鄹褚蒼嚼叢獎(jiǎng)鬩�。自１９ＡP蹦輳桑睿簦澹旆㈠義喜際瀾縞系諞豢釕逃眉撲慊⒋砥鰨矗埃埃蔥嫉模保埃蓿保保逼，

本文編號(hào)：2534737