本文選題：低功耗 + SAR��； 參考：《杭州電子科技大學(xué)》2015年碩士論文

【摘要】：低功耗模數(shù)轉(zhuǎn)換器(ADC)廣泛應(yīng)用于各種采用電池供電的便攜式電子產(chǎn)品中,如移動(dòng)電話、平板電腦、智能穿戴設(shè)備和各種便攜式醫(yī)療設(shè)備等。為了延長(zhǎng)設(shè)備的使用周期,就必須降低芯片的功耗;同時(shí)為了滿足多路信號(hào)的采集需求,就要求ADC具有多個(gè)輸入通道。低功耗ADC的設(shè)計(jì)難點(diǎn)在于希望在降低ADC功耗的同時(shí),不會(huì)過多損失ADC的性能和增加ADC的實(shí)現(xiàn)成本。為了實(shí)現(xiàn)一款低功耗多通道高性能的ADC,本文開展相關(guān)的研究工作,完成的主要成果如下:(1)采用了低成本低功耗的ADC實(shí)現(xiàn)架構(gòu)。通過對(duì)比不同的ADC實(shí)現(xiàn)架構(gòu)的優(yōu)缺點(diǎn),本文選擇了適用于低功耗低成本的逐次逼近型模數(shù)轉(zhuǎn)換器(SAR ADC)結(jié)構(gòu);同時(shí)采用了低電壓的設(shè)計(jì)方案。該芯片采用CMOS 0.35μm工藝實(shí)現(xiàn),標(biāo)準(zhǔn)電壓為3.3V。為了降低ADC的整體功耗,芯片最低工作電壓可從3.3V降低到1.8V,從而減少了約45%的功耗。由于MOSFET的閾值沒有降低,所以在設(shè)計(jì)MOS開關(guān)、比較器、偏置電路等時(shí),低電壓設(shè)計(jì)方案具有一定的難度。(2)在芯片實(shí)現(xiàn)過程中,設(shè)計(jì)了低功耗低成本的分段式電荷共享型DAC結(jié)構(gòu)。電荷共享型DAC使用電容陣列實(shí)現(xiàn),沒有靜態(tài)功耗,具有較高的匹配精度,適合低功耗的應(yīng)用場(chǎng)合。本文采用分段式電荷共享型DAC結(jié)構(gòu)可以進(jìn)一步減小整體電容陣列的面積,從而達(dá)到低成本低功耗的要求。(3)為了滿足低電壓低功耗高性能的要求,設(shè)計(jì)了具有軌到軌輸入級(jí)的再生鎖存型比較器。軌到軌輸入級(jí)采用1:1電流鏡偏置復(fù)用技術(shù),通過亞閾值設(shè)計(jì),在實(shí)現(xiàn)低功耗的同時(shí)減小了比較器的失調(diào)電壓。再生鎖存級(jí)設(shè)計(jì)了遲滯特性,可以有效消除由于回踢噪聲造成的比較器的誤翻轉(zhuǎn),從而提高了比較器的抗干擾能力。測(cè)試結(jié)果表明該ADC芯片是一個(gè)可用低至1.9V供電的4通道、10位分辨率、300ksps采樣率的低電壓低功耗逐次逼近型模數(shù)轉(zhuǎn)換器(SAR ADC),芯片核心版圖面積為1.23mm2,并采用Chartered CMOS 0.35μm工藝進(jìn)行了流片實(shí)現(xiàn)。測(cè)試結(jié)果表明在2V供電,166ksps的采樣速率下,ADC的功耗只有200μW;計(jì)算得到的ADC的信噪比(SNR)為58.25dB,無雜散動(dòng)態(tài)范圍(SFDR)為60dB,INL和DNL小于0.2LSB,有效位數(shù)約為9.4bit,品質(zhì)因子(FOM)為4.9pJ/conversion-step。
[Abstract]:Low power A / D converter (ADC) is widely used in a variety of battery-powered portable electronic products, such as mobile phones, tablets, smart wearables and various portable medical devices.In order to prolong the service life of the device, the power consumption of the chip must be reduced, and in order to meet the demand of multi-channel signal acquisition, the ADC is required to have multiple input channels.The design difficulty of low power ADC is to reduce the power consumption of ADC without losing the performance of ADC and increasing the cost of ADC implementation.In order to achieve a low power multi-channel high performance ADCs, this paper carries out related research work. The main results are as follows: 1) A low cost and low power ADC implementation architecture is adopted.By comparing the advantages and disadvantages of different ADC implementation architectures, this paper chooses the successive approximation ADC structure which is suitable for low power and low cost, and adopts a low voltage design scheme.The chip is realized by CMOS 0.35 渭 m process and the standard voltage is 3.3 V.In order to reduce the overall power consumption of ADC, the minimum operating voltage of the chip can be reduced from 3.3 V to 1.8 V, thus reducing the power consumption by about 45%.Because the threshold of MOSFET is not reduced, when designing MOS switch, comparator and bias circuit, it is difficult to design low voltage design scheme. In the process of chip implementation, a low power and low cost segmented charge-sharing DAC structure is designed.The charge-sharing DAC is realized by capacitive array with no static power consumption and high matching precision. It is suitable for low power consumption applications.In order to meet the requirements of low voltage, low power consumption and high performance, the area of the whole capacitor array can be further reduced by using a segmented charge sharing DAC structure, which can meet the requirements of low cost and low power consumption.A regenerative latch comparator with rail-to-rail input stage is designed.The 1:1 current mirror bias multiplexing technique is used in the rail to rail input stage. By the design of sub-threshold, the offset voltage of the comparator is reduced while the power consumption is low.The hysteresis characteristic of regenerative latch stage is designed, which can effectively eliminate the false overturn of comparator caused by backkick noise and improve the anti-jamming ability of comparator.The test results show that the ADC chip is a low voltage and low power successive approximation ADC with low voltage and low power consumption. The core area of the chip is 1.23mm ~ 2, and the Chartered CMOS 0.35 渭 m process is adopted. The chip is a low voltage and low power successive approximation type A / D converter with low power sampling rate of 300ksps and 4-channel power supply of up to 1.9 V.The flow sheet is realized.The test results show that the power consumption of the ADC is only 200 渭 W at the sampling rate of 166ksps, the SNR of the calculated ADC is 58.25dB, the non-spurious dynamic range of SFDR is 60dBINL and DNL is less than 0.2LSB. the effective digit is about 9.4 bit and the quality factor is 4.9pJConversion-step.
【學(xué)位授予單位】：杭州電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TN792

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 張中平;∑-Δ模數(shù)轉(zhuǎn)換器的原理及應(yīng)用[J];電子器件;2003年04期

2 ;計(jì)量秤應(yīng)用的低成本2-通道模數(shù)轉(zhuǎn)換器[J];電子產(chǎn)品世界;2004年04期

3 Len Staller;了解模數(shù)轉(zhuǎn)換器規(guī)格[J];世界電子元器件;2005年10期

4 吳春瑜;佟波;王繼安;李文昌;李威;;一種八位并行插值型模數(shù)轉(zhuǎn)換器的設(shè)計(jì)[J];遼寧大學(xué)學(xué)報(bào)(自然科學(xué)版);2009年04期

5 ;ISLA112P50:500MSPS模數(shù)轉(zhuǎn)換器[J];世界電子元器件;2010年09期

6 劉洋;蔡嘯;;簡(jiǎn)述選擇模數(shù)轉(zhuǎn)換器時(shí)的技術(shù)指標(biāo)與注意事項(xiàng)[J];河南科技;2013年10期

7 惠長(zhǎng)坤;;模數(shù)轉(zhuǎn)換器輸入通道的擴(kuò)充及其它[J];微型機(jī)與應(yīng)用;1987年05期

8 ;轉(zhuǎn)換器[J];電子科技文摘;2000年12期

9 ;24位模數(shù)轉(zhuǎn)換器切入市場(chǎng)[J];世界產(chǎn)品與技術(shù);2001年02期

10 王曉東,孫雨南;光學(xué)模數(shù)轉(zhuǎn)換器的原理及發(fā)展[J];電訊技術(shù);2002年04期

相關(guān)會(huì)議論文 前10條

1 劉紅忠;吳金;錢黎明;;一種改進(jìn)的流水線模數(shù)轉(zhuǎn)換器的建模方法[A];第十屆中國科協(xié)年會(huì)論文集（四）[C];2008年

2 陳睿;陸嫵;任迪遠(yuǎn);鄭玉展;王義元;費(fèi)武雄;李茂順;蘭博;崔江維;;10位雙極模數(shù)轉(zhuǎn)換器的電離輻射效應(yīng)[A];第十五屆全國核電子學(xué)與核探測(cè)技術(shù)學(xué)術(shù)年會(huì)論文集[C];2010年

3 周濤;許建平;賀明智;;適用于高頻開關(guān)電源數(shù)字控制器的模數(shù)轉(zhuǎn)換器[A];2006中國電工技術(shù)學(xué)會(huì)電力電子學(xué)會(huì)第十屆學(xué)術(shù)年會(huì)論文摘要集[C];2006年

4 張劍平;;一種寬輸入量程和長(zhǎng)輸出位數(shù)的A/D電路及其算法[A];第三屆全國信息獲取與處理學(xué)術(shù)會(huì)議論文集[C];2005年

5 張謙述;劉永智;楊亞培;戴基智;唐雄貴;;一種新型集成光學(xué)模數(shù)轉(zhuǎn)換器設(shè)計(jì)[A];2007'中國儀器儀表與測(cè)控技術(shù)交流大會(huì)論文集（二）[C];2007年

6 薛亮;沈延釗;張向民;;一種A/D靜態(tài)參數(shù)和動(dòng)態(tài)參數(shù)的測(cè)試方法[A];第二屆全國信息獲取與處理學(xué)術(shù)會(huì)議論文集[C];2004年

7 陳睿;陸嫵;任迪遠(yuǎn);鄭玉展;王義元;費(fèi)武雄;李茂順;蘭博;;不同偏置條件的10位CMOS模數(shù)轉(zhuǎn)換器的輻射效應(yīng)[A];中國核科學(xué)技術(shù)進(jìn)展報(bào)告——中國核學(xué)會(huì)2009年學(xué)術(shù)年會(huì)論文集（第一卷·第7冊(cè)）[C];2009年

8 馬紹宇;韓雁;黃小偉;楊立吾;;一個(gè)高性能、低功耗18位音頻模數(shù)轉(zhuǎn)換器(ADC)[A];第十屆中國科協(xié)年會(huì)論文集（四）[C];2008年

9 王旭利;許獻(xiàn)國;詹峻嶺;周啟明;;模數(shù)轉(zhuǎn)換器(ADC)抗輻射性能試驗(yàn)測(cè)試技術(shù)研究[A];第十屆全國抗輻射電子學(xué)與電磁脈沖學(xué)術(shù)年會(huì)論文集[C];2009年

10 王棟;王懷秀;;24位高性能Σ-△型模數(shù)轉(zhuǎn)換器AD7764及在溫度采集中的應(yīng)用[A];第20屆測(cè)控、計(jì)量、儀器儀表學(xué)術(shù)年會(huì)論文集[C];2010年

相關(guān)重要報(bào)紙文章 前6條

1 某摩步師偵察營(yíng)儀偵連中士 周飛飛;模數(shù)轉(zhuǎn)換器：夜間戰(zhàn)場(chǎng)偵察如白晝[N];解放軍報(bào);2011年

2 ;24比特立體聲模數(shù)轉(zhuǎn)換器[N];中國計(jì)算機(jī)報(bào);2004年

3 湖北 葉啟明;多功能、高性能模數(shù)轉(zhuǎn)換器ADC10080[N];電子報(bào);2006年

4 ;TI推出12位500 MSPS ADC[N];電子資訊時(shí)報(bào);2006年

5 程旭;德州儀器推出零交越軌至軌放大器[N];大眾科技報(bào);2006年

6 記者 孫文博/北京;ADI專注ADC市場(chǎng) 未來將打“中國牌”[N];電子資訊時(shí)報(bào);2003年

相關(guān)博士學(xué)位論文 前10條

1 王振宇;寬帶高線性度流水線型模數(shù)轉(zhuǎn)換器的高能效設(shè)計(jì)方法研究[D];復(fù)旦大學(xué);2013年

2 范超杰;高性能流水線型模數(shù)轉(zhuǎn)換器設(shè)計(jì)方法研究[D];上海交通大學(xué);2014年

3 景鑫;低壓低功耗流水線型模數(shù)轉(zhuǎn)換器的設(shè)計(jì)技術(shù)研究[D];西安電子科技大學(xué);2014年

4 馬紹宇;高性能、低功耗∑△模數(shù)轉(zhuǎn)換器的研究與實(shí)現(xiàn)[D];浙江大學(xué);2008年

5 林儷;折疊內(nèi)插模數(shù)轉(zhuǎn)換器的高速、低功耗低電壓設(shè)計(jì)方法研究[D];復(fù)旦大學(xué);2010年

6 秦亞杰;高能效流水線模數(shù)轉(zhuǎn)換器的研究與設(shè)計(jì)[D];復(fù)旦大學(xué);2012年

7 李曉娟;折疊內(nèi)插模數(shù)轉(zhuǎn)換器的高精度設(shè)計(jì)研究與實(shí)現(xiàn)[D];西安電子科技大學(xué);2012年

8 黃冠中;先進(jìn)數(shù)字工藝下模數(shù)轉(zhuǎn)換器低功耗設(shè)計(jì)技術(shù)[D];北京工業(yè)大學(xué);2013年

9 殷秀梅;流水線模數(shù)轉(zhuǎn)換器雙模式數(shù)字后臺(tái)校正技術(shù)[D];清華大學(xué);2010年

10 張劍云;應(yīng)用于數(shù)字視頻接收器的低功耗高速流水線模數(shù)轉(zhuǎn)換器的研究[D];復(fù)旦大學(xué);2006年

相關(guān)碩士學(xué)位論文 前10條

1 陳華濂;12-bit Pipelined SAR ADC的研究與設(shè)計(jì)[D];華南理工大學(xué);2015年

2 索喜來;PCM編解碼芯片中模數(shù)轉(zhuǎn)換器的設(shè)計(jì)[D];河北大學(xué);2015年

3 周銀;無線通信系統(tǒng)中流水線模數(shù)轉(zhuǎn)換器的低成本低功耗研究與設(shè)計(jì)[D];復(fù)旦大學(xué);2014年

4 王偉;基于CMOS工藝高速低功耗折疊內(nèi)插結(jié)構(gòu)模數(shù)轉(zhuǎn)換器設(shè)計(jì)和研究[D];復(fù)旦大學(xué);2013年

5 代國憲;2b/cycle高速逐次逼近型模數(shù)轉(zhuǎn)換器設(shè)計(jì)研究[D];復(fù)旦大學(xué);2014年

6 姜大偉;40nm工藝下流水線模數(shù)轉(zhuǎn)換器關(guān)鍵單元的研究與設(shè)計(jì)[D];蘭州大學(xué);2015年

7 彭超;功耗可配置流水線模數(shù)轉(zhuǎn)換器電路的研究與設(shè)計(jì)[D];蘇州大學(xué);2015年

8 賀沖;多位量化Sigma-Delta模數(shù)轉(zhuǎn)換器的設(shè)計(jì)[D];哈爾濱工業(yè)大學(xué);2015年

9 汪帆;基于AD轉(zhuǎn)換器的高精度電壓測(cè)量電路的設(shè)計(jì)與實(shí)現(xiàn)[D];電子科技大學(xué);2015年

10 劉萌;高性能模數(shù)轉(zhuǎn)換器研究與設(shè)計(jì)[D];貴州大學(xué);2015年

，

本文編號(hào)：1772623