本文選題：倒裝芯片　切入點(diǎn)：下填充　出處：《半導(dǎo)體技術(shù)》2017年06期

【摘要】：下填充流動(dòng)是確保倒裝芯片可靠性的重要封裝工藝,其流場(chǎng)和流動(dòng)過(guò)程具有明顯的二維特征,通過(guò)降維得到的二維化數(shù)值分析新方法能高效地模擬下填充流動(dòng)過(guò)程。針對(duì)一種焊球非均勻、非滿布的典型倒裝芯片,用該數(shù)值分析方法模擬了單邊下填充流動(dòng)的過(guò)程,并用實(shí)驗(yàn)對(duì)模擬結(jié)果進(jìn)行了檢驗(yàn)。實(shí)驗(yàn)采用了可視化的下填充流動(dòng)裝置,倒裝芯片試樣采用硅-玻璃鍵合(SOG)方法制作。將數(shù)值模擬結(jié)果與實(shí)驗(yàn)結(jié)果比較發(fā)現(xiàn),無(wú)論是流動(dòng)速度還是流動(dòng)前沿的形態(tài),兩者均呈現(xiàn)出較高的吻合度。這表明:針對(duì)下填充流動(dòng)的二維化數(shù)值分析方法兼具高效性和準(zhǔn)確性,具有較高的應(yīng)用價(jià)值。
[Abstract]:The down-filling flow is an important packaging process to ensure the reliability of the flip chip. The flow field and flow process have obvious two-dimensional characteristics. The new two-dimensional numerical analysis method can simulate the filling flow process efficiently.The numerical analysis method is used to simulate the process of filling flow under one side for a typical inverted chip with non-uniform solder ball. The simulation results are verified by experiments.A visualized flow device was used in the experiment, and a silicon glass bonding SOG method was used to fabricate the flip chip sample.By comparing the numerical simulation results with the experimental results, it is found that both the flow velocity and the shape of the flow front show a high degree of agreement.The results show that the two-dimensional numerical analysis method for infill flow is of high efficiency and accuracy, and has high application value.
【作者單位】： 華東理工大學(xué)機(jī)械與動(dòng)力工程學(xué)院;
【基金】：上海市自然科學(xué)基金資助項(xiàng)目(15ZR1409300)
【分類(lèi)號(hào)】：TN405

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 楊建生,徐元斌;中國(guó)及亞太地區(qū)的倒裝芯片封裝技術(shù)[J];電子質(zhì)量;2001年10期

2 Gregory Phipps;競(jìng)成;;倒裝芯片封裝進(jìn)入主流[J];中國(guó)集成電路;2003年01期

3 李秀清;倒裝芯片將成為封裝技術(shù)的最新手段[J];電子與封裝;2004年04期

4 孫再吉;;新型倒裝芯片技術(shù)的開(kāi)發(fā)[J];半導(dǎo)體信息;2004年02期

5 Sally Cole Johnson;;2006年倒裝芯片價(jià)格將大幅上漲[J];電子經(jīng)理世界;2006年04期

6 郭大琪;黃強(qiáng);;倒裝芯片下填充工藝的新進(jìn)展(一)[J];電子與封裝;2008年01期

7 Sally Cole Johnson;;倒裝芯片的改進(jìn)即將來(lái)臨[J];集成電路應(yīng)用;2008年09期

8 Sally Cole Johnson;;倒裝芯片封裝極具競(jìng)爭(zhēng)力[J];集成電路應(yīng)用;2009年Z2期

9 Bart Vandevelde;Eric Beyne;白玉鑫;;使用再分布技術(shù)改善倒裝芯片組裝熱疲勞可靠性[J];電子元器件應(yīng)用;2001年06期

10 胡志勇;倒裝芯片的可修復(fù)底部填充技術(shù)[J];世界電子元器件;2002年07期

相關(guān)會(huì)議論文 前3條

1 李孝軒;胡永芳;禹勝林;嚴(yán)偉;;倒裝芯片焊接工藝技術(shù)研究[A];2008年電子機(jī)械與微波結(jié)構(gòu)工藝學(xué)術(shù)會(huì)議論文集[C];2008年

2 胡志勇;;關(guān)注無(wú)鉛化焊接中倒裝芯片和CSP器件的檢驗(yàn)[A];2010中國(guó)電子制造技術(shù)論壇論文集[C];2010年

3 康·馬克;;無(wú)鉛Flipchip和CSP封裝的焊點(diǎn)檢查——新的挑戰(zhàn)要求新的檢查技術(shù)[A];2007中國(guó)高端SMT學(xué)術(shù)會(huì)議論文集[C];2007年

相關(guān)重要報(bào)紙文章 前1條

1 諾信-Asymtek公司中國(guó)區(qū)經(jīng)理 王田波;噴射液態(tài)點(diǎn)膠新技術(shù)值得關(guān)注[N];中國(guó)電子報(bào);2005年

相關(guān)博士學(xué)位論文 前2條

1 王建岡;集成電力電子模塊封裝技術(shù)的研究[D];南京航空航天大學(xué);2006年

2 陶媛;高密度封裝中互連焊點(diǎn)的熱遷移研究[D];華中科技大學(xué);2011年

相關(guān)碩士學(xué)位論文 前10條

1 朱志剛;倒裝芯片物理設(shè)計(jì)的應(yīng)用技術(shù)研究[D];復(fù)旦大學(xué);2013年

2 許利偉;倒裝芯片微凸點(diǎn)焊工藝研究及焊點(diǎn)應(yīng)變有限元仿真[D];大連理工大學(xué);2016年

3 張婭麗;微電子倒裝芯片封裝粘彈性斷裂研究[D];西南交通大學(xué);2010年

4 張鳳陽(yáng);倒裝芯片封裝中下填充流動(dòng)行為的數(shù)值模擬[D];華東理工大學(xué);2011年

5 張學(xué)坤;基于超聲激勵(lì)的倒裝芯片缺陷檢測(cè)技術(shù)研究[D];華中科技大學(xué);2011年

6 查哲瑜;基于主動(dòng)紅外和超聲掃描的倒裝芯片缺陷檢測(cè)研究[D];華中科技大學(xué);2011年

7 曾苗;于時(shí)域頻域特征分析的倒裝芯片缺陷檢測(cè)研究[D];華中科技大學(xué);2013年

8 邱彪;倒裝芯片鍵合機(jī)精度優(yōu)化設(shè)計(jì)方法研究[D];桂林電子科技大學(xué);2014年

9 左衛(wèi)松;低成本倒裝芯片封裝策略[D];復(fù)旦大學(xué);2008年

10 蔣程捷;倒裝芯片封裝內(nèi)部的應(yīng)力監(jiān)測(cè)技術(shù)研究[D];復(fù)旦大學(xué);2013年

，

本文編號(hào)：1714554