本文關鍵詞：低壓電網(wǎng)智能斷路器研究與實現(xiàn)

  更多相關文章： 智能斷路器 DSP+ARM 雙CPU 快速傅里葉變換 三段保護

【摘要】：如今電網(wǎng)正在全面的向智能化時代邁進,智能斷路器在配電網(wǎng)中是保證線路安全、可靠運行的關鍵設備之一,它的主要功能是對線路電流進行保護�，F(xiàn)有斷路器普遍選用32位的DSP作為智能控制部分的核心處理器,雖然目前還能滿足電網(wǎng)的保護需求,但隨著智能電網(wǎng)的不斷擴大,對電網(wǎng)參數(shù)測量要求更加精準,故障排除速度要求更迅速,功用更加多元化等要求也越來越明顯,所以現(xiàn)有的智能斷路器面臨著重大改革。探尋研究智能斷路器對低壓電氣制造行業(yè)來說有著非常重要的研究意義和應用價值,在此背景下本文設計一套基于DSP+ARM的雙處理器結構的智能斷路器,兩個獨立的CPU按實現(xiàn)的功能不同分工合作。系統(tǒng)的設計首先是通過對國內(nèi)外斷路器的背景和發(fā)展趨勢進行介紹,分析智能斷路器的功能特點,闡述完其在電網(wǎng)中的工作原理后,制定出本設計系統(tǒng)要實現(xiàn)的功能要求和相關性能指標,并以此為依據(jù)提出帶有雙CPU的硬件設計方案。其次是系統(tǒng)設計,根據(jù)方案將硬件模塊化分解,并對硬件各功能模塊詳盡闡述;詳細介紹三段電流保護特性原理和采用快速傅里葉變換(FFT)測量保護算法的選取、計算電力參數(shù)的過程;軟件設計與要實現(xiàn)的功能相對應,給出設計思路和軟件流程圖。最后不斷對軟、硬件進行聯(lián)合調(diào)試,成功完成對調(diào)理電路、采集程序等軟硬件的模塊測試,在實驗室模擬低壓電網(wǎng)的環(huán)境對本裝置保護特性進行試驗。試驗結果表明本裝置不僅設計思路清晰可靠,保護動作反應迅速而且可擴展功能性強,與預期要達到的設計目標基本一致。
【關鍵詞】：智能斷路器 DSP+ARM 雙CPU 快速傅里葉變換 三段保護
【學位授予單位】：貴州大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：TM561
【目錄】：

• 摘要5-6
• Abstract6-7
• 第1章 緒論7-12
• 1.1 課題研究的背景及意義7-8
• 1.2 發(fā)展現(xiàn)狀與發(fā)展趨勢8-10
• 1.2.1 國內(nèi)外發(fā)展現(xiàn)狀8-9
• 1.2.2 發(fā)展趨勢9-10
• 1.3 本文的主要研究內(nèi)容10-11
• 1.4 論文結構11-12
• 第2章 智能斷路器的總體設計12-17
• 2.1 智能斷路器的基本原理12-13
• 2.2 智能斷路器功能要求和技術指標13-15
• 2.2.1 智能斷路器實現(xiàn)的功能13-14
• 2.2.2 智能斷路器設計的技術指標14-15
• 2.3 智能斷路器總體設計方案15-16
• 2.4 本章小結16-17
• 第3章 智能斷路器控制器的硬件設計17-31
• 3.1 硬件部分設計標準17
• 3.2 控制器選取17-18
• 3.2.1 DSP選取17-18
• 3.2.2 ARM選取18
• 3.3 數(shù)據(jù)采集模塊18-22
• 3.4.1 檢測電網(wǎng)的U、I信號：18-21
• 3.4.2 調(diào)理電路21-22
• 3.5 智能識別模塊22-24
• 3.5.1 開關量輸出電路設計22-23
• 3.5.2 開關量輸入電路設計23-24
• 3.6 調(diào)節(jié)模塊24-26
• 3.6.1 液晶顯示電路設計24-25
• 3.6.2 鍵盤電路設計25-26
• 3.6.3 故障指示電路設計：26
• 3.7 通信模塊26-28
• 3.7.1 F2812與STM32通信通道設計27
• 3.7.2 上位機通信27-28
• 3.8 電源模塊28-30
• 3.9 硬件抗干擾措施30
• 3.10本章小結30-31
• 第4章 保護特性的原理分析和算法選取31-39
• 4.1 三段式電流保護原理31-34
• 4.1.1 第I段—過載長延時保護32-33
• 4.1.2 第II段—短路短延時保護33
• 4.1.3 第III段—瞬時保護33-34
• 4.2 其他保護34
• 4.3 測量算法分析與選取34-37
• 4.4 基于FFT的參數(shù)測量37-38
• 4.5 本章小結38-39
• 第5章 智能斷路器控制器的軟件設計39-54
• 5.1 軟件設計準則39
• 5.2 軟件總體設計39-40
• 5.3 F2812的程序設計40-49
• 5.3.1 數(shù)據(jù)處理部分程序設計41-43
• 5.3.2 雙CPU通信模塊程序設計43-45
• 5.3.3 智能識別保護程序設計45-49
• 5.4 STM32的程序設計49-52
• 5.4.1 液晶顯示程序設計50-52
• 5.4.2 鍵盤模塊程序設計52
• 5.5 軟件抗干擾措施52-53
• 5.6 本章小結53-54
• 第6章 裝置性能測試與分析54-65
• 6.1 軟、硬件調(diào)試54-58
• 6.1.1 模擬信號測試54-56
• 6.1.2 數(shù)字信號測試56
• 6.1.3 FFT數(shù)據(jù)處理測試56-58
• 6.2 系統(tǒng)保護動作測試58-63
• 6.2.1 過載保護測試58-59
• 6.2.2 短路保護測試59-61
• 6.2.3 其他保護測試61-63
• 6.4 誤差分析63
• 6.5 本章小結63-65
• 第7章 總結與展望65-66
• 致謝66-67
• 參考文獻67-69
• 附錄69-72

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前2條

1 官波,容太平;交流電智能測試儀的設計[J];電子產(chǎn)品世界;2000年12期

2 黃畢堯;郭經(jīng)紅;權楠;汪洋;丁慧霞;劉國軍;仝杰;張庚;王楠;;國家電網(wǎng)公司智能電網(wǎng)IPv6應用探討[J];電信科學;2013年09期

，

本文編號：771552