結合當前大力發(fā)展存儲器產業(yè)的時代背景,DDR存儲器的數(shù)據(jù)傳輸速率不斷提高,工作電壓也變得越來越低。為了兼容諸如DDR1、DDR2和DDR3存儲器的供電需求,并使其朝著小型化、集成化的目標發(fā)展,迫切需要為DDR存儲器提供一個更加高效穩(wěn)定的電源管理系統(tǒng)。在電源管理芯片當中,降壓型DC/DC轉換器具有功耗低、轉換效率高、輸入電壓范圍寬的優(yōu)點,成為DDR供電芯片的理想選擇。本文首先介紹了降壓型DC/DC轉換器的基本工作原理,對CCM、DCM和BCM三種工作模式進行小信號建模,詳細分析了它們的穩(wěn)態(tài)特性,并比較電路架構中不同控制方式和采樣方式的原理和優(yōu)缺點。其次提出了電流模自適應導通時間（CMAOT）控制策略,這種控制方式在傳統(tǒng)恒定導通時間（COT）控制模式中加入了電流控制環(huán)路,使系統(tǒng)具有快速的瞬態(tài)響應性能且無需額外的斜坡補償電路。同時配合偽固定頻率控制技術,自適應調節(jié)導通時間,理論上使得系統(tǒng)工作頻率在穩(wěn)態(tài)下為一個定值,提高了工作頻率穩(wěn)定性,降低了EMI的處理難度。最后,在系統(tǒng)中加入內置偽鎖相環(huán)電路,根據(jù)實際工作頻率偏離參考頻率的程度調節(jié)系統(tǒng)導通時間,進一步改善系統(tǒng)工作頻率特性,完成工作頻率與參考... 

【文章來源】：西安電子科技大學陜西省 211工程院校 教育部直屬院校

【文章頁數(shù)】：104 頁

【學位級別】：碩士

【部分圖文】：

基準電壓源仿真波形

4.5V~15V 的范圍變化，輸出電流與其呈現(xiàn)出良好的正比例關系。并且當輸入電壓為10V 時，仿真值為 4.18μA，說明電路的準確性很高。圖5.6 輸入電壓比例電流仿真圖

西安電子科技大學碩士學位論文60圖5.8 跨導線性環(huán)輸出電流仿真圖5.2.3 偽鎖相環(huán)電流調整電路偽鎖相環(huán)電流調整電路的核心在于 V-I 電流調整模塊電路，其詳細電路架構如圖5.9 所示。MOS 管 M1~M9構成了對稱式 OTA，它不僅能提供較高的增益，同時還具有更高匹配性和 CMRR 特性。晶體管 M0、M9和 M10組成了電流鏡，其中 M9鏡像得到的電流作為對稱式 OTA 的尾電流源為運放提供偏置，M10鏡像得到的電流與輸出相連。邏輯信號 LS 經過反相器 INV 與 M11~M13的柵極相連，控制它們的導通與關斷。IonVDDM1M2M3M4M5M6M7M8M9M10M0VrefVpllIcgndM13M11M12INVLSIon圖5.9

【參考文獻】：
期刊論文
[1]TI推出完全集成的DDR存儲器電源解決方案[J].   單片機與嵌入式系統(tǒng)應用. 2016(12)
[2]交錯并聯(lián)Buck變換器設計及仿真分析[J]. 李冬,張相軍.  電氣傳動. 2013(S1)
[3]數(shù)字谷值電流控制開關DC-DC變換器[J]. 周國華,許建平,王威.  西南交通大學學報. 2009(06)
[4]開關型可調整電源研究[J]. 劉應滿,王志強.  通信電源技術. 2008(05)
[5]溝槽柵低壓功率MOSFET的發(fā)展（下）——減小器件優(yōu)值FOM[J]. 張娜,吳曉鵬.  中國集成電路. 2008(06)
[6]針對DDR供電 飛思卡爾推出全線電源芯片產品[J].   電子產品世界. 2008(02)
[7]開關電源控制方法綜述[J]. 王鳳巖,許峻峰,許建平.  機車電傳動. 2006(01)
[8]為DDR-SDRAM量身定制的高效電源管理芯片[J]. RENO ROSSETTI.  今日電子. 2005(02)
[9]立锜科技提供DDR存儲器總線終端電源[J].   電子設計技術. 2002(08)
[10]DDR存儲器供電方案[J].   半導體技術. 2002(05)

博士論文
[1]DC-DC變換器驅動優(yōu)化設計與穩(wěn)定性研究[D]. 楊令.西安電子科技大學 2015

碩士論文
[1]帶前饋電容的第三類補償反饋網(wǎng)絡在開關電源中的作用[D]. 沈凱明.復旦大學 2011
[2]可外同步的大電流Buck型DC/DC變換器的設計研究[D]. 安磊.西安電子科技大學 2011
[3]DDR SDRAM物理層的SSTL接口電路設計[D]. 張海良.哈爾濱工業(yè)大學 2010
[4]基于BUCK型DC-DC轉換器的高性能誤差放大器設計[D]. 郭秀宏.西南交通大學 2009



本文編號：3347211