【摘要】：隨著手機(jī)、掌上電腦等電子產(chǎn)品及集成電路系統(tǒng)的高速發(fā)展,電源管理芯片在集成電路領(lǐng)域展現(xiàn)出越來越為重要的作用。低壓差線性穩(wěn)壓器(Low Dropout Regulator,簡稱LDO)作為直流電源管理芯片的一員,其以低成本、低噪聲、高精度以及簡單的外圍電路等特點(diǎn)普遍應(yīng)用于集成系統(tǒng)之中。隨著市場的變化和電子技術(shù)的不斷進(jìn)步,尤其是片上系統(tǒng)(System on a Chip,簡稱SoC)的快速發(fā)展,設(shè)計(jì)人員對(duì)LDO芯片的性能要求也更加苛刻,更低的靜態(tài)功耗、更少的外圍器件以及更高的轉(zhuǎn)換效率和電源抑制比、更快的響應(yīng)速度已經(jīng)成為LDO芯片的研究熱點(diǎn)和發(fā)展趨勢。本文首先對(duì)LDO的基本原理進(jìn)行分析,并結(jié)合當(dāng)前LDO的研究熱點(diǎn)對(duì)LDO的主要性能指標(biāo)進(jìn)行研究,最后根據(jù)理論指導(dǎo)設(shè)計(jì)三種適用于SoC的高性能LDO芯片,其中一種主要對(duì)LDO的PSRR(Power Supply Rejection Ratio)進(jìn)行研究,另外兩種主要對(duì)無片外電容LDO的負(fù)載瞬態(tài)響應(yīng)進(jìn)行研究,三種LDO分別為:1)帶有前饋支路的高PSRR LDO,該LDO在中高頻段采用前饋支路將電源上的紋波疊加到功率管的柵極,從而使功率管的柵極與源極電壓差不帶有電源電壓紋波信號(hào),從而提高LDO的PSRR,該LDO低頻時(shí)具有PSRR-70dB,在10MHz頻率處PSRR可以達(dá)到-59dB;2)帶有擺率增強(qiáng)電路的快速負(fù)載瞬態(tài)響應(yīng)無片外大電容LDO,該LDO采用擺率增強(qiáng)技術(shù)以及動(dòng)態(tài)偏置技術(shù)來優(yōu)化LDO的擺率,從而在負(fù)載發(fā)生跳變時(shí)能夠快速的響應(yīng),該LDO靜態(tài)電流僅為21μA,0.5μs內(nèi)完成重載100mA與輕載100μA間的跳變,上沖電壓和下沖電壓均為150mA,下沖恢復(fù)時(shí)間僅為2μs;3)具有高擺率的快速負(fù)載瞬態(tài)響應(yīng)無片外大電容LDO,該LDO采用一種具有高帶寬、高擺率的誤差放大器實(shí)現(xiàn)LDO的設(shè)計(jì),因此在負(fù)載發(fā)生跳變時(shí),誤差放大器能夠輸出較大的充電或者放電電流用于調(diào)整功率管的柵極電壓,從而加快LDO的負(fù)載瞬態(tài)響應(yīng)速度,該LDO靜態(tài)電流為25μA,0.5μs內(nèi)完成重載100mA與輕載100μA間的跳變時(shí),上沖電壓為190mV,下沖電壓為150mV,并且恢復(fù)時(shí)間均在1μs以內(nèi)。
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2014
【分類號(hào)】：TM44;TN47
【圖文】：

電子科技大學(xué)碩士學(xué)位論文源噪聲抑制比 LDO 芯片息技術(shù)的發(fā)展和手持電子設(shè)備的普及，對(duì)于便攜式通訊設(shè)人們希望能夠在最窄的帶寬最短的時(shí)間內(nèi)傳遞更多有用的計(jì)的數(shù)模轉(zhuǎn)換芯片能夠工作于更高的頻率，并且這些芯片比，另外為了能夠?yàn)樾酒瑑?nèi)部模塊提供更大的供電能力以 DC-DC 轉(zhuǎn)換器與 LDO 級(jí)聯(lián)的應(yīng)用方式，但是隨著 DC-D高，為 LDO 供電的電源紋波頻率也將不斷提高，這也就 LDO 能夠輸出很小雜波的電壓信號(hào)，也即是需要 LDO 具4]。眾所周知，低頻時(shí) LDO 的 PSRR 由環(huán)路增益決定，環(huán)路O 環(huán)路對(duì)電源紋波抑制能力越強(qiáng)，而隨著頻率的升高，頻后 LDO 的環(huán)路增益會(huì)隨著頻率的增大逐漸減小，這時(shí)將O 的輸出產(chǎn)生，因此如何提高 LDO 的高頻電源抑制比，已 LDO 的另一個(gè)研究熱點(diǎn)[32,33]。

電子科技大學(xué)碩士學(xué)位論文源噪聲抑制比 LDO 芯片息技術(shù)的發(fā)展和手持電子設(shè)備的普及，對(duì)于便攜式通訊設(shè)人們希望能夠在最窄的帶寬最短的時(shí)間內(nèi)傳遞更多有用的計(jì)的數(shù)模轉(zhuǎn)換芯片能夠工作于更高的頻率，并且這些芯片比，另外為了能夠?yàn)樾酒瑑?nèi)部模塊提供更大的供電能力以 DC-DC 轉(zhuǎn)換器與 LDO 級(jí)聯(lián)的應(yīng)用方式，但是隨著 DC-D高，為 LDO 供電的電源紋波頻率也將不斷提高，這也就 LDO 能夠輸出很小雜波的電壓信號(hào)，也即是需要 LDO 具4]。眾所周知，低頻時(shí) LDO 的 PSRR 由環(huán)路增益決定，環(huán)路O 環(huán)路對(duì)電源紋波抑制能力越強(qiáng)，而隨著頻率的升高，頻后 LDO 的環(huán)路增益會(huì)隨著頻率的增大逐漸減小，這時(shí)將O 的輸出產(chǎn)生，因此如何提高 LDO 的高頻電源抑制比，已 LDO 的另一個(gè)研究熱點(diǎn)[32,33]。

本文編號(hào)：2798715