隨著虛擬化、云計算、大數(shù)據(jù)等互聯(lián)網(wǎng)新興技術的高速發(fā)展,網(wǎng)絡流量的激增對作為通信網(wǎng)絡的基礎傳輸系統(tǒng)的傳輸能力提出了更高的要求。高速傳輸技術成為業(yè)界關注的下一個高速率平臺關鍵技術,因而100G大容量高速傳輸?shù)男枨笠才c日俱增。而廣泛應用的以太網(wǎng)技術如何適應多業(yè)務承載的新需求,成為業(yè)內(nèi)高度關注的問題。隨著40Gbit/s以太網(wǎng)技術的逐步商用,目前已形成1Gbit/s千兆以太網(wǎng)業(yè)務、1OGbit/s萬兆以太網(wǎng)業(yè)務、40Gbit/s以太網(wǎng)業(yè)務等不同顆粒度以太網(wǎng)業(yè)務共存的局面。因此如何將各速率的以太網(wǎng)業(yè)務適配到10×10Gbit/sPIC光發(fā)射模塊實現(xiàn)100G傳輸也成為亟待解決的難題。 本文研究多速率標準以太網(wǎng)業(yè)務綜合接入技術和多業(yè)務輪詢匯聚、業(yè)務分發(fā)等適配技術。重點基于FPGA基礎開發(fā)板設計多速率以太網(wǎng)業(yè)務接入處理和多業(yè)務適配到10×lOGbit/s PIC光發(fā)射模塊上傳輸?shù)膶崿F(xiàn)方案。其中多業(yè)務綜合接入模塊的實現(xiàn)方案是根據(jù)各速率以太網(wǎng)標準幀格式對業(yè)務幀數(shù)據(jù)進行處理,并利用緩存技術將各業(yè)務數(shù)據(jù)進行緩存。而多業(yè)務適配模塊的設計是基于優(yōu)先級的輪詢調(diào)度算法實現(xiàn)的,優(yōu)先級是根據(jù)接入業(yè)務顆粒度大小確定的。本文...

【文章頁數(shù)】：78 頁

【學位級別】：碩士

【部分圖文】：

圖4-1實驗系統(tǒng)設計實現(xiàn)FPGA基拙開發(fā)板

最后適配到由lOXlOGbit/sCFP光模塊傳輸。因此本文中采用Altera公司的StraixV5SGXEA7N2F45C2型號的FPGA開發(fā)板。由圖4-1可知，該開發(fā)板接口豐富（帶有1個CFP接口、2個QSFP接口、4個SFP/SFP+兼容接口和24個高速Interlak....

圖5-2測試器件和設備由于目前僅能實現(xiàn)10GE萬兆以太網(wǎng)業(yè)務接入物理層PHY的功能，故該實驗系統(tǒng)功能驗證僅基于萬兆業(yè)務接入設計

-安利MD1230B—臺，節(jié)點調(diào)試機兩臺。每個節(jié)點幵發(fā)板插入兩個SFP+光模塊和一個CFP光模塊。實驗系統(tǒng)驗證平臺中用到的測試器材和設備如圖5-2所示，SFP"f光模塊GE/10GE自適應模式選擇實現(xiàn)業(yè)務接入，用于驗證系統(tǒng)業(yè)務側(cè)傳輸功能。CFP光模塊實現(xiàn)10個lOGbps通道，總....

圖5-4實驗系統(tǒng)業(yè)務數(shù)據(jù)驗證實驗系統(tǒng)業(yè)務數(shù)據(jù)驗證中兩路業(yè)務數(shù)據(jù)的配置如圖5-4所示

圖5-4實驗系統(tǒng)業(yè)務數(shù)據(jù)驗證實驗系統(tǒng)業(yè)務數(shù)據(jù)驗證中兩路業(yè)務數(shù)據(jù)的配置如圖5-4所示。Portl口發(fā)送隨機標準萬兆以太網(wǎng)業(yè)務頓：頓長520Byte到800Byte之間，數(shù)據(jù)部分由0-500轉(zhuǎn)化為遞增的8位二進制比特數(shù)填充，目的MAC地址設置為BB-BB-BB-BB-BB-BB，源....

本文編號：3940595