隨著計算機(jī)技術(shù)的普及和網(wǎng)絡(luò)用戶規(guī)模的擴(kuò)大,傳統(tǒng)網(wǎng)絡(luò)所固有的缺陷越來越明顯,人們需要一種新的網(wǎng)絡(luò)體系來改善傳統(tǒng)網(wǎng)絡(luò)的性能,從而能夠更方便、快速的獲取各路信息。在這種情況下,“三網(wǎng)融合”應(yīng)運(yùn)而生。它將傳統(tǒng)的電信網(wǎng)絡(luò)、廣播電視網(wǎng)絡(luò)以及互聯(lián)網(wǎng)進(jìn)行整合改造,利用同軸電纜和現(xiàn)有的光纖骨干網(wǎng)組成新的傳輸網(wǎng)絡(luò),實(shí)現(xiàn)了資源共享,開放互聯(lián)的目標(biāo)。目前,“三網(wǎng)融合”已成為提升我國當(dāng)前網(wǎng)絡(luò)現(xiàn)狀的重要解決方案。本文結(jié)合實(shí)驗(yàn)室承接的項(xiàng)目“10G高性能同軸電纜接入網(wǎng)（HINOC）MAC協(xié)處理器設(shè)計（HIMAC）”,對10G HIMAC協(xié)處理器中的重要模塊展開研究。首先,分析了HINOC的研究背景以及發(fā)展現(xiàn)狀。其次,介紹了10G HINOC網(wǎng)絡(luò)的整體結(jié)構(gòu)和10G HIMAC協(xié)處理器的設(shè)計需求,并結(jié)合目前的研究進(jìn)展,給出了10G HIMAC協(xié)處理器的整體設(shè)計,闡述了數(shù)據(jù)的處理流程及相關(guān)知識介紹。第三,重點(diǎn)研究了10G HIMAC協(xié)處理器內(nèi)的10G MAC核模塊,查找表模塊,以及基于RocketIO模塊的FPGA高速串行接口——10G以太網(wǎng)接口,并使用Verilog HDL語言完成各個模塊的實(shí)現(xiàn)。最后,利用Modelsi... 

【文章來源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁數(shù)】：98 頁

【學(xué)位級別】：碩士

【部分圖文】：

發(fā)送幀緩存模塊仿真圖

為 01000100，能夠計算出填充后幀長為 60Bytes，因此填充功能工作正常。（b） 發(fā)送狀態(tài)機(jī)仿真圖3.25 發(fā)送狀態(tài)機(jī)仿真圖在圖 3.25 中，curr_state_enc 為發(fā)送狀態(tài)機(jī)，具體的對應(yīng)關(guān)系為：0、1、2、3、4、5、6 分別對應(yīng) IDLE、TX_PRE、TX_DATA、TX_EOP、TX_TER、TX_FAIL、TX_IFG，當(dāng)檢測到 frame_available 信號拉高后，發(fā)送狀態(tài)機(jī) curr_state_enc 從 IDLE 狀態(tài)跳轉(zhuǎn)到TX_PRE 狀態(tài)，然后開始接收 tx_data_o[63:0]和對應(yīng)的狀態(tài)信號 tx_status_o[7:0]。同時通過 next_xgxs_txd[63:0]依次輸出開始字符、前導(dǎo)碼和 SFD 以及對應(yīng)的控制信號next_xgxs_txc[7:0]。當(dāng)在狀態(tài)信號 tx_status_o[7:0]中檢測到幀結(jié)束標(biāo)識后跳轉(zhuǎn)到TX_EOP 狀態(tài)，然后在 TX_EOP 狀態(tài)中輸出以太網(wǎng)幀的最后一部分。同時進(jìn)行維持

態(tài)跳轉(zhuǎn)到 IDLE 狀態(tài)，然后開始下一數(shù)據(jù)幀的發(fā)送。（c） 維持 DIC 仿真圖圖3.26 維持 DIC 計算仿真圖從圖 3.26 中可知，當(dāng)前以太網(wǎng)幀發(fā)送結(jié)束后，最后一拍的有效字節(jié)數(shù)是 5，也就是說在通道 4 結(jié)束，因此 fake_ifg_cnt[2:0]的值加 1 變?yōu)?100，此時 fake_ifg_cnt[2:0]已經(jīng)累加了 4，所以在當(dāng)前以太網(wǎng)幀發(fā)送結(jié)束后，不但要發(fā)送完 12Bytes IFG（包含假 IFG），還要再發(fā)送 4Bytes IFG 用于補(bǔ)充前面假 IFG 占用的幀間隔。通過計算可知完成 12Bytes IFG（包含假 IFG）的發(fā)送后，到達(dá)了通道 7 的位置


本文編號：3566971