本文關(guān)鍵詞：基于DDS的心電圖機(jī)檢測儀的研究，由筆耕文化傳播整理發(fā)布。

【摘要】：伴隨著當(dāng)今社會老齡化程度的不斷的加劇,長期慢性病和突發(fā)性疾病的監(jiān)護(hù)變成了重要的社會性問題。在醫(yī)療監(jiān)護(hù)系統(tǒng)中,人類最重要、最基本的生命特征是心率、呼吸頻率、體溫三個(gè)生理參數(shù)。對患者進(jìn)行多項(xiàng)生命特征的監(jiān)護(hù)有利于對他采取有效及時(shí)的醫(yī)療處理。但是這些醫(yī)療監(jiān)護(hù)設(shè)備的精度要求比較高,在出廠時(shí)都需要對設(shè)備的參數(shù)進(jìn)行檢測,使之達(dá)到要求的精密程度。伴隨著電子、嵌入式技術(shù)和生物醫(yī)學(xué)電子的進(jìn)步,醫(yī)療設(shè)備的檢測技術(shù)也得到了長足的發(fā)展。尤其是任意波形發(fā)生器已成為現(xiàn)代測試領(lǐng)域應(yīng)用最為廣泛的的通用儀器之一,代表了檢測信號源的發(fā)展方向。為此,本文討論了基于DDS技術(shù)利用FPGA(現(xiàn)場可編程門陣列)設(shè)計(jì)產(chǎn)生信號發(fā)生裝置來模擬心電信號。直接數(shù)字頻率合成技術(shù)(DDS)是一種全數(shù)字的頻率合成技術(shù),它的查表合成波形的方法可以產(chǎn)生任意波形。本文介紹了波形發(fā)生器的背景的研究和DDS理論的分析。根據(jù)設(shè)計(jì)的要求就功能上進(jìn)行了劃分,將整個(gè)系統(tǒng)劃分為控制模塊、外圍硬件模塊、FPGA模塊三部分來設(shè)計(jì)實(shí)現(xiàn)。然后依據(jù)這三個(gè)部分分別詳細(xì)地進(jìn)行了論述。在研究的過程中,本設(shè)計(jì)選用了Altera公司的EP2C8Q208C8芯片作為波形產(chǎn)生的主要的芯片,在控制芯片上選用三星公司的S3C2440作為控制芯片。本設(shè)計(jì)的難點(diǎn)是FPGA芯片的設(shè)計(jì)和控制芯片的接口設(shè)計(jì)。通過對此系統(tǒng)進(jìn)行大量實(shí)驗(yàn)和實(shí)際測量,結(jié)果表明該系統(tǒng)能夠較為準(zhǔn)確的輸出頻率范圍20mhz～200hz的正弦波、三角波、方波等。由此實(shí)驗(yàn)結(jié)果得出,本設(shè)計(jì)達(dá)到了預(yù)定的目的和要求,并證明了采用軟硬件相結(jié)合的方法,利用FPGA技術(shù)設(shè)計(jì)和實(shí)現(xiàn)波形發(fā)生器的方案是行得通的。
【關(guān)鍵詞】：DDS 現(xiàn)場可編程門陣列 函數(shù)發(fā)生器 S3C2440
【學(xué)位授予單位】：東北大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2014
【分類號】：R197.39
【目錄】：

• 摘要5-6
• Abstract6-10
• 第1章 緒論10-15
• 1.1 研究背景及意義10-12
• 1.2 國內(nèi)外動態(tài)12-13
• 1.3 本文研究內(nèi)容13-14
• 1.4 論文的主要結(jié)構(gòu)14-15
• 第2章 DDS技術(shù)的原理分析15-22
• 2.1 頻率合成技術(shù)的變化發(fā)展15-16
• 2.1.1 直接頻率合成技術(shù)15
• 2.1.2 鎖相環(huán)頻率合成15-16
• 2.2 DDS技術(shù)原理與結(jié)構(gòu)16-18
• 2.3 DDS技術(shù)的特點(diǎn)18-19
• 2.4 關(guān)于DDS的頻譜純度分析19-20
• 2.5 產(chǎn)生雜散的因素和抑制方法20-21
• 2.5.1 產(chǎn)生雜散的因素20
• 2.5.2 DDS雜散抑制措施20-21
• 2.6 本章小結(jié)21-22
• 第3章 DDS模塊的設(shè)計(jì)與實(shí)現(xiàn)22-35
• 3.1 可編程邏輯器件的概述22-23
• 3.2 FPGA的技術(shù)知識23-27
• 3.2.1 FPGA的基本工作原理23
• 3.2.2 FPGA的設(shè)計(jì)流程23-26
• 3.2.3 硬件描述語言簡介26
• 3.2.4 Quartus Ⅱ概述26-27
• 3.3 時(shí)鐘模塊的配置27-28
• 3.4 相位累加器28
• 3.4.1 全加器28
• 3.4.2 寄存器28
• 3.5 波形存儲器28-31
• 3.5.1 波形模塊配置28-31
• 3.5.2 地址發(fā)生器設(shè)計(jì)31
• 3.6 FPGA接口通信的設(shè)計(jì)31-34
• 3.6.1 波特率發(fā)生器33
• 3.6.2 RS-232發(fā)送器33-34
• 3.6.3 UART接收器34
• 3.7 本章小結(jié)34-35
• 第4章 系統(tǒng)硬件電路設(shè)計(jì)35-52
• 4.1 電源模塊的設(shè)計(jì)35-36
• 4.2 數(shù)模轉(zhuǎn)換電路DAC模塊的設(shè)計(jì)36-39
• 4.3 濾波電路模塊的設(shè)計(jì)39-42
• 4.4 放大電路模塊設(shè)計(jì)42-44
• 4.5 極化電壓電路模塊的設(shè)計(jì)44-47
• 4.6 微分信號電路模塊的設(shè)計(jì)47-49
• 4.7 單雙級信號切換電路模塊的設(shè)計(jì)49
• 4.8 PCB的設(shè)計(jì)49-51
• 4.9 本章小結(jié)51-52
• 第5章 開發(fā)平臺及開發(fā)環(huán)境的建立52-65
• 5.1 嵌入式操作系統(tǒng)的選擇52-53
• 5.2 圖形用戶界面GUI的選擇53-55
• 5.3 開發(fā)環(huán)境的搭建55-59
• 5.3.1 GCC交叉編譯技術(shù)55-59
• 5.3.2 NFS服務(wù)的實(shí)現(xiàn)59
• 5.4 Qt開發(fā)環(huán)境的搭建59-64
• 5.4.1 編譯PC版本59-60
• 5.4.2 編譯嵌入式X86版60
• 5.4.3 編譯嵌入式arm版60-62
• 5.4.4 qvfb介紹與測試62-64
• 5.5 本章小結(jié)64-65
• 第6章 軟件部分的設(shè)計(jì)實(shí)現(xiàn)65-73
• 6.1 QT的顯示機(jī)制65
• 6.2 QT的信號和槽65-67
• 6.3 QT/E圖形化界面的設(shè)計(jì)67
• 6.3.1 Qt/Embedded的移植67
• 6.3.2 Qt/Embedded開發(fā)工具67
• 6.4 GUI的開發(fā)與實(shí)現(xiàn)67-70
• 6.5 實(shí)驗(yàn)平臺及結(jié)果的展示70-72
• 6.6 本章小結(jié)72-73
• 第7章 總結(jié)與展望73-75
• 7.1 研究成果及總結(jié)73
• 7.2 研究展望73-75
• 參考文獻(xiàn)75-77
• 致謝77

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前1條

1 張玉興;DDS高穩(wěn)高純頻譜頻率源技術(shù)[J];系統(tǒng)工程與電子技術(shù);1997年12期

  本文關(guān)鍵詞：基于DDS的心電圖機(jī)檢測儀的研究，由筆耕文化傳播整理發(fā)布。

，

本文編號：352058