本文關(guān)鍵詞：VHDL數(shù)字電路設(shè)計(jì)教程，由筆耕文化傳播整理發(fā)布。

2010-05-10上傳大�。�27.69MB

作者：（巴西）佩德羅尼（Pedroni,V.A.） 著，喬廬峰 等譯 出版社：電子工業(yè)出版社 出版時(shí)間：2005-9-1 內(nèi)容簡(jiǎn)介：自從VHDL在1987年成為IEEE標(biāo)準(zhǔn)之后，就因其在電路模型建立、仿真、綜合等方面的強(qiáng)大功能而被廣泛用于復(fù)雜數(shù)字邏輯電路的設(shè)計(jì)中。本書共分為三個(gè)基本組成部分，首先詳細(xì)介紹VHDL語言的背景知識(shí)、基本語法結(jié)構(gòu)和VHDL代碼的編寫方法；然后介紹VHDL電路單元庫(kù)的結(jié)構(gòu)和使用方法，，以及如何將新的設(shè)計(jì)加入到現(xiàn)有的或自己新建立的單元庫(kù)中，以便于進(jìn)行代碼的分割、共享和重用；最后介紹PLD和FPGA的發(fā)展歷史、主流廠商所提供的開發(fā)環(huán)境的使用方法。本書在內(nèi)容結(jié)構(gòu)的組織上有獨(dú)特之處，例如將并發(fā)描述語句、順序描述語句、數(shù)據(jù)類型與運(yùn)算操作符和屬性等獨(dú)立成章，使讀者更容易清晰準(zhǔn)確地掌握這些重要內(nèi)容。本書注重設(shè)計(jì)實(shí)踐，給出了大量完整設(shè)計(jì)實(shí)例的電路圖、相關(guān)基本概念、電路工作原理以及仿真結(jié)果，從而將VHDL語法學(xué)習(xí)和如何采用它進(jìn)行電路設(shè)計(jì)有機(jī)地結(jié)合在一起。 本書適合通信工程、電子工程及相關(guān)專業(yè)的高年級(jí)本科生作為教材使用，同時(shí)也可以作為進(jìn)行可編程邏輯器件應(yīng)用開發(fā)的培訓(xùn)教材。...展開收縮

綜合評(píng)分：4.4（132位用戶評(píng)分）

開通vip會(huì)員 免積分下載

  本文關(guān)鍵詞：VHDL數(shù)字電路設(shè)計(jì)教程，由筆耕文化傳播整理發(fā)布。