本文關(guān)鍵詞：微型計(jì)算機(jī)技術(shù)，由筆耕文化傳播整理發(fā)布。

1.計(jì)算機(jī)系統(tǒng)由計(jì)算機(jī)硬件系統(tǒng)和計(jì)算機(jī)軟件系統(tǒng)組；衡量，或者更大的單位MB/s,GB/s）總線帶寬；的信息在空間地址上是臨近的；等也不同.I/O接口是一個(gè)硬件電路(以IC芯片或；并讓各步操作重疊，從而實(shí)現(xiàn)幾條指令并行處理的技術(shù)；

1.計(jì)算機(jī)系統(tǒng)由計(jì)算機(jī)硬件系統(tǒng)和計(jì)算機(jī)軟件系統(tǒng)組成。計(jì)算機(jī)軟件系統(tǒng)：系統(tǒng)軟件（標(biāo)準(zhǔn)程序庫+語言處理程序+操作系統(tǒng)+數(shù)據(jù)庫管理系統(tǒng)+系統(tǒng)服務(wù)程序等）+應(yīng)用軟件計(jì)算機(jī)硬件系統(tǒng)=主機(jī)（CPU+主存）+外設(shè)（I/O設(shè)備）CPU從五大部件而言由運(yùn)算器和控制器組成，其核心部件是算術(shù)邏輯運(yùn)算單元ALU和控制單元CU,其構(gòu)成還有寄存器組和累加器。當(dāng)前微機(jī)CPU的制造工藝有180nm-->130nm-->90nm-->65nm-->45nm-->32nm-->24nm.當(dāng)前微型機(jī)的CPU的字長從：8位-->16位-->32位-->64位.計(jì)算機(jī)芯片行業(yè)的摩爾定律：集成電路芯片上所集成的電路的數(shù)目，每隔18個(gè)月就翻一番；（引申：微處理器的性能每隔18個(gè)月提高一倍，而價(jià)格下降一半。用一個(gè)美元所能買到的電腦性能，每隔18個(gè)月翻兩番。）微型機(jī)的主要特點(diǎn)是:體積小重量輕、價(jià)格低廉、可靠性高結(jié)構(gòu)靈活、應(yīng)用面廣.微型機(jī)的性能指標(biāo):CPU位數(shù),CPU主頻,內(nèi)存容量和速度,硬盤容量等.衡量CPU性能指標(biāo):CPU位數(shù),CPU主頻,CPU物理核心數(shù),制造工藝,緩存速度級(jí)數(shù)容量2.用戶用高級(jí)語言編寫的源程序需要經(jīng)過翻譯程序?qū)⑵浞g為機(jī)器語言程序。翻譯程序有兩種：編譯程序+解釋程序。機(jī)器語言程序由該機(jī)器的指令系統(tǒng)中的指令序列組成。可以直接被機(jī)器硬件所識(shí)別和執(zhí)行。3.現(xiàn)在的計(jì)算機(jī)主要是以運(yùn)算器為中心的諾依曼機(jī)，其原理為馮.諾依曼原理.計(jì)算機(jī)由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備、輸出設(shè)備五大部件組成；指令和數(shù)據(jù)以同等地位存放在存儲(chǔ)器中，可按地址訪問；指令和數(shù)據(jù)均采用二進(jìn)制；指令由操作碼和地址碼組成，操作碼表示操作的性質(zhì)，地址碼表示操作數(shù)在存儲(chǔ)器中的位置；指令在存儲(chǔ)器按順序存放。機(jī)器以運(yùn)算器為中心，輸入設(shè)備輸出設(shè)備與存儲(chǔ)器間的數(shù)據(jù)傳送通過運(yùn)算器完成。4.計(jì)算機(jī)系統(tǒng)的五大部件之間的互聯(lián)方式有兩種,一種是各部件之間使用單獨(dú)連線的分散連接方式;一種是將各部件連到一組公共信息傳輸線上,即總線連接.總線:一組能為多個(gè)部件共享的公共信息傳送線路,可以分時(shí)地接收與發(fā)送各部件的信息.總線分類按照數(shù)據(jù)傳送方式:并行傳輸總線+串行傳輸總線按照連接部件不同:片內(nèi)總線+系統(tǒng)總線+通信總線系統(tǒng)總線:CPU、主存、I/O設(shè)備（通過I/O接口）各大部件之間的信息傳輸線。根據(jù)傳輸信息的不同，系統(tǒng)總線可分為：數(shù)據(jù)總線+地址總線+控制總線�？偩�性能指標(biāo)：總線寬度（數(shù)據(jù)總線的根數(shù)，如8根、16根、32根、64根，或用位表示，如8位、16位、32位、64位）總線帶寬（總線數(shù)據(jù)傳輸速率，即單位時(shí)間內(nèi)總線上傳輸數(shù)據(jù)的位數(shù)，通常用每秒傳輸信息的字節(jié)數(shù)B/s來

衡量，或者更大的單位MB/s,GB/s）總線帶寬計(jì)算公式：總線寬度×一個(gè)時(shí)鐘周期內(nèi)交換的數(shù)據(jù)位數(shù)×總線頻率這里的總線頻率以等效頻率來計(jì)算。總線結(jié)構(gòu)通�？煞譃閱慰偩�結(jié)構(gòu)和多總線結(jié)構(gòu)，多總線結(jié)構(gòu)的劃分主要是以I/O設(shè)備的速度來多次劃分，將低速的I/O設(shè)備分割隔離�？偩�周期：完成一次總線操作的時(shí)間。通常可以分為以下4個(gè)階段：申請(qǐng)分配階段，尋址階段，傳數(shù)階段，結(jié)束階段�？偩�傳輸周期：連接在總線上的兩個(gè)部件完成一次完整且可靠的信息傳輸時(shí)間，包含4個(gè)時(shí)鐘周期T1、T2、T3、T4。同步通信由統(tǒng)一時(shí)鐘標(biāo)準(zhǔn)控制數(shù)據(jù)傳送。優(yōu)點(diǎn)是規(guī)定明確、統(tǒng)一，模塊間的配合簡單一致。異步通信允許各模塊速度不一致，沒有公共的時(shí)鐘標(biāo)準(zhǔn)，采用應(yīng)答方式來完成數(shù)據(jù)傳送雙方的通信。5.存儲(chǔ)器的三個(gè)基本要求：容量，速度，成本（每位價(jià)格）內(nèi)存的選取需要考慮以下因素：易失性，只讀性，存儲(chǔ)容量，速度，功耗等。存儲(chǔ)器按照存取方式可以分為：隨機(jī)（訪問）存儲(chǔ)器，只讀存儲(chǔ)器，順序存取存儲(chǔ)器，直接存取存儲(chǔ)器。隨機(jī)訪問：可按地址隨機(jī)地訪問任一存儲(chǔ)單元；CPU可按字節(jié)或字存取數(shù)據(jù)，進(jìn)行處理；訪問各個(gè)存儲(chǔ)單元所需的時(shí)間相同，與地址無關(guān)。計(jì)算機(jī)系統(tǒng)中的主存（內(nèi)存）主要采用隨機(jī)存儲(chǔ)器（RAM，Random Access Memory)，RAM存儲(chǔ)器斷電后其中存儲(chǔ)的信息會(huì)丟失。根據(jù)存儲(chǔ)原理不同，可分為靜態(tài)RAM和動(dòng)態(tài)RAM。計(jì)算機(jī)系統(tǒng)中的固定不變的程序，如漢字字庫等，通常用只讀存儲(chǔ)器（ROM，Read Only Memory）來存放。斷電后其中的信息不丟失。ROM也可隨機(jī)訪問。ROM根據(jù)其中信息的設(shè)置方法可以分為以下幾類：掩膜式ROM，可編程ROM（PROM），，可擦除可編程ROM（EPROM），可電擦除可編程ROM（EEPROM，E2PROM）計(jì)算機(jī)系統(tǒng)中兼顧容量、速度和成本，通常采用三級(jí)存儲(chǔ)系統(tǒng)。即高速緩存（Cache)--主存（主要存儲(chǔ)器，內(nèi)存）---輔存（輔助存儲(chǔ)器）。高速緩存（Cache)--主存層次主要解決CPU和主存速度不匹配的問題。主存--輔存層次主要解決存儲(chǔ)系統(tǒng)的容量問題。高速緩存的引入主要是基于局部性原理,分支預(yù)測技術(shù)也依賴于局部性原理。（有的書也稱為區(qū)域性原理）局部性原理： CPU訪問存儲(chǔ)器時(shí)，無論是存取指令還是存取數(shù)據(jù)，所訪問的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中。包括兩種不同類型的局部性。時(shí)間局部性（Temporal Locality）：如果一個(gè)信息項(xiàng)正在被訪問，那么在近期它很可能還會(huì)被再次訪問。程序循環(huán)、堆棧等是產(chǎn)生時(shí)間局部性的原因。空間局部性（Spatial Locality）：在最近的將來將用到的信息很可能與現(xiàn)在正在使用

的信息在空間地址上是臨近的。指令的順序執(zhí)行、數(shù)組的連續(xù)存放等是產(chǎn)生空間局部性的原因。靜態(tài)RAM（SRAM）依靠雙穩(wěn)臺(tái)觸發(fā)器來存儲(chǔ)信息，無須刷新。動(dòng)態(tài)RAM的（DRAM）刷新：由于動(dòng)態(tài)RAM主要是利用電容上面存儲(chǔ)電荷來表示信息，但是電路的存在會(huì)導(dǎo)致電荷的泄露，對(duì)于存儲(chǔ)器的訪問通常是隨機(jī)的，這就可能使得某些存儲(chǔ)單元長時(shí)間不被訪問，可能會(huì)存在信息的丟失。因此通常在規(guī)定時(shí)間內(nèi)需要把所有存儲(chǔ)單元中數(shù)據(jù)重新寫一遍，使之保持原由數(shù)據(jù)不變。這個(gè)過程就是刷新。刷新方式有：集中刷新+分散刷新+異步刷新。存儲(chǔ)器容量：能存放二進(jìn)制位的總數(shù)，常用字節(jié)總數(shù)來表示。存儲(chǔ)器芯片的容量可以由地址線和數(shù)據(jù)線的位數(shù)共同反映。若某存儲(chǔ)芯片地址線為m根，數(shù)據(jù)線為n根，則其表示容量為：2的m次冪×n位.存儲(chǔ)容量的擴(kuò)展：位擴(kuò)展（增加存儲(chǔ)字長）、字?jǐn)U展（增加存儲(chǔ)器字的數(shù)量）、字位擴(kuò)展（增加存儲(chǔ)字的數(shù)量和字長）設(shè)用x×y的存儲(chǔ)芯片擴(kuò)展為m×n位的存儲(chǔ)器，則需要的片數(shù)為：m/x×n/y片存儲(chǔ)器的設(shè)計(jì)、與CPU連接過程中片選信號(hào)的產(chǎn)生方法：線選法，存在地址不連續(xù)和地址重疊。全譯碼法，部分譯碼法會(huì)產(chǎn)生地址重疊，混合譯碼法也會(huì)產(chǎn)生地址不連續(xù)和重疊問題。6.存儲(chǔ)器的校驗(yàn)：奇偶校驗(yàn)+海明/漢明校驗(yàn)+循環(huán)冗余校驗(yàn)（CRC）奇校驗(yàn)：通常，校驗(yàn)位在最高位。校驗(yàn)位和數(shù)據(jù)位中1的個(gè)數(shù)為奇數(shù)個(gè)。偶校驗(yàn)：通常，校驗(yàn)位在最高位。校驗(yàn)位和數(shù)據(jù)位中1的個(gè)數(shù)為偶數(shù)個(gè)。CRC的實(shí)現(xiàn)：如（7，4）編碼中，7指CRC編碼總位數(shù)為7，4指數(shù)據(jù)位位數(shù)，還有3位校驗(yàn)位。則將4位數(shù)據(jù)左移3位，模2除以生成多項(xiàng)式，得到一個(gè)3位的余數(shù)。將該余數(shù)拼接到4位數(shù)據(jù)的末尾則構(gòu)成7位CRC碼。7.輔助存儲(chǔ)器：容量大，速度慢，價(jià)格低，可脫機(jī)保存信息。目前廣泛應(yīng)用的有硬磁盤、軟磁盤、磁帶、光盤等。磁盤各磁道上記錄的信息容量相同，但密度不同�，F(xiàn)代硬盤通常采用溫徹斯特技術(shù):①采用密封的防塵結(jié)構(gòu),減少浮動(dòng)高度和有效記錄磁盤寬度;②采用體積小、重量輕、負(fù)荷小的磁頭和表面潤滑磁盤;③采用薄的高性能磁盤媒體提高讀寫性能。磁盤常見參數(shù)：容量、接口、平均尋道時(shí)間、數(shù)據(jù)傳輸率、尺寸、盤片數(shù)量、磁頭數(shù)、轉(zhuǎn)速等。8.接口：由兩側(cè)特性所定義的共享邊界。接口可以在物理級(jí)、在軟件級(jí)或作為純邏輯運(yùn)算來描述。在計(jì)算機(jī)系統(tǒng)中，各種輸入/輸出設(shè)備通常不直接連接到CPU，而是通過專門的電路連接，即I/O接口。接口的引入是為了避免系統(tǒng)設(shè)計(jì)過于復(fù)雜和開放性,多種多樣的外部設(shè)備其工作原理等等也不相同,數(shù)據(jù)格式

等也不同.I/O接口是一個(gè)硬件電路(以IC芯片或接口板形式出現(xiàn) ),其內(nèi)有若干專用寄存器和相應(yīng)的控制邏輯電路構(gòu)成.它是CPU和I/O設(shè)備之間交換信息的媒介和橋梁.I/O設(shè)備與CPU之間的信息交換的三種控制方式：程序查詢、程序中斷、DMA（直接存儲(chǔ)器訪問）I/O設(shè)備的地址有兩種編址方式：統(tǒng)一編址和不統(tǒng)一編址。統(tǒng)一編址是將I/O設(shè)備的地址看做是存儲(chǔ)器地址的一部分，和存儲(chǔ)訪問的指令相同。不統(tǒng)一編址是指I/O地址空間獨(dú)立，需要專門的訪問指令來實(shí)現(xiàn)訪問。在8086中,I/O接口的編址是采用不統(tǒng)一編址.在匯編語言程序設(shè)計(jì)中我們知道:訪問I/O接口時(shí)是使用專門的指令:IN 和 OUT.在中斷方式中，優(yōu)先級(jí)高的中斷源發(fā)出的中斷請(qǐng)求可以打斷優(yōu)先級(jí)低的中斷源的中斷服務(wù)程序，從而形成中斷的嵌套。而在DMA方式中，不管優(yōu)先級(jí)多高也不能打斷優(yōu)先級(jí)別低的DMA操作。常見的I/O設(shè)備有：鍵盤、鼠標(biāo)、顯示器、打印機(jī)、麥克風(fēng)、音箱、輔助存儲(chǔ)器等。9. 系統(tǒng)復(fù)位時(shí)CPU將CS初始化為0FFFFH,IP初始化為0000H,系統(tǒng)將從FFFF0H處開始執(zhí)行.8086的中斷可分為硬件中斷和軟件中斷.硬件中斷包括非屏蔽中斷(不可屏蔽中斷)+可屏蔽中斷.非屏蔽中斷請(qǐng)求從NMI端引入,不受中斷標(biāo)志位IF位的影響,不管CPU當(dāng)前正在做什么都會(huì)立刻響應(yīng)并轉(zhuǎn)入中斷服務(wù)程序進(jìn)行處理.(優(yōu)先級(jí)別非常高,通常用來處理系統(tǒng)的重大故障,其他情況應(yīng)盡量避免)可屏蔽中斷請(qǐng)求從INTR端引入,中斷標(biāo)志允許IF=1時(shí),CPU在執(zhí)行完當(dāng)前指令后會(huì)響應(yīng)中斷請(qǐng)求.對(duì)于可屏蔽中斷而言,優(yōu)先級(jí)別高的中斷請(qǐng)求可以打斷優(yōu)先級(jí)別的中斷服務(wù)程序,轉(zhuǎn)而響應(yīng)優(yōu)先級(jí)別高的中斷請(qǐng)求的中斷服務(wù)程序,從而形成中斷嵌套,甚至多重嵌套.在轉(zhuǎn)入中斷服務(wù)程序之前,會(huì)先保存現(xiàn)場(斷點(diǎn)),通常需要將代碼寄存器CS和指令指針I(yè)P值壓入堆棧.另外還會(huì)保存一些寄存器的值.堆棧是內(nèi)存的一個(gè)具有特殊作用的存儲(chǔ)區(qū)域,其訪問規(guī)則是"先進(jìn)后出,后進(jìn)先出","First In Last Out","Last In First Out".中斷向量即為中斷處理(服務(wù))程序的入口地址,通�？梢愿鶕�(jù)中斷類型號(hào)查詢中斷向量表得到.中斷服務(wù)程序執(zhí)行完畢后,程序會(huì)返回?cái)帱c(diǎn).此時(shí)現(xiàn)場的恢復(fù)主要依靠堆棧中的信息.返回的一系列動(dòng)作具有由中斷返回指令來執(zhí)行.在8086系統(tǒng)中,中斷源的判斷,多個(gè)中斷源的優(yōu)先級(jí)判定和仲裁,中斷服務(wù)程序入口地址的自動(dòng)獲取等功能都可以由專用硬件---可編程中斷控制器8259A來實(shí)現(xiàn).10.指令系統(tǒng)：該計(jì)算機(jī)系統(tǒng)中能執(zhí)行的全部機(jī)器指令的集合。指令：CPU完成規(guī)定操作的命令，一條指令通常由操作碼和地址碼組成。指令流水線：指令流水線技術(shù)是一種將每條指令分解為多步，

并讓各步操作重疊，從而實(shí)現(xiàn)幾條指令并行處理的技術(shù)。程序中的指令仍是一條條順序執(zhí)行，但可以預(yù)先取若干條指令，并在當(dāng)前指令尚未執(zhí)行完時(shí)，提前啟動(dòng)后續(xù)指令的另一些操作步驟。80x86系列微CPU支持的指令集為80x86指令集.而Intel Pentium 系列CPU從Pentium MMX起支持的指令集除了80x86指令集,還有用于多媒體處理方面的MMX指令集.到達(dá)Pentium II時(shí)引入了SSE指令集,隨著CPU不斷發(fā)展后來又出現(xiàn)了SSE2,SSE3,SSE4等指令集.……而AMD CPU早期支持80x86指令集,后來推出了3DNOW!指令集.后來也支持SSE,SSE2,SSE3,SSE4.……在CPU的發(fā)展過程中，CPU的功能越來越強(qiáng)大，功能的實(shí)現(xiàn)需要指令的支撐，這就導(dǎo)致了CPU指令集中指令越來越多越來越復(fù)雜.并且為了保證軟件的兼容性,新的CPU的指令集必須包含之前的老的指令集,指令集本身也變得更復(fù)雜。這就形成了復(fù)雜指令系統(tǒng)計(jì)算機(jī)系統(tǒng)，亦即CISC。而紐約約克鎮(zhèn)IBM研究中心的John Cocke證明，計(jì)算機(jī)中約20%的指令承擔(dān)了80%的工作，并于1974年提出了RISC的概念。RISC：RISC是一種計(jì)算機(jī)體系結(jié)構(gòu)的設(shè)計(jì)思想，減少指令平均執(zhí)行周期數(shù)是RISC思想的精華 。RISC處理器所設(shè)計(jì)的指令系統(tǒng)應(yīng)使流水線處理能高效率執(zhí)行，并使優(yōu)化編譯器能生成優(yōu)化代碼。 1.RISC為使流水線高效率執(zhí)行，應(yīng)具有下述特征:(1)簡單而統(tǒng)一格式的指令譯碼;(2)大部分指令可以單周期執(zhí)行完成;(3)只有LOAD和STORE指令可以訪問存儲(chǔ)器;(4)簡單的尋址方式;(5)采用延遲轉(zhuǎn)移技術(shù);(6)采用LOAD延遲技術(shù)。2.RISC為使優(yōu)化編譯器便于生成優(yōu)化代碼，應(yīng)具有下述特征：(1)三地址指令格式(2)較多的寄存器(3)對(duì)稱的指令格式。RISC的設(shè)計(jì)思想對(duì)微型計(jì)算機(jī)CPU的發(fā)展同樣有巨大影響，在Pentium 系列CPU中，一定程度上也采用了高效率的RISC技術(shù)。當(dāng)然，RISC思想的廣泛應(yīng)用也得益于生產(chǎn)制造工藝技術(shù)的不斷發(fā)展。11. 相對(duì)于之前的CPU,Pentium處理器具有以下特點(diǎn):采用超標(biāo)量雙流水線結(jié)構(gòu)，內(nèi)部采用相互獨(dú)立的代碼cache和數(shù)據(jù)cache.。內(nèi)部數(shù)據(jù)總線32位，但CPU和內(nèi)存進(jìn)行數(shù)據(jù)交換的外部數(shù)據(jù)總線為64位。32位地址總線。存儲(chǔ)頁面大小可選，最高可達(dá)4MB。常用指令功能不用微程序而采用硬件實(shí)現(xiàn)。采用分支預(yù)測技術(shù)，使流水線效能提高。浮點(diǎn)運(yùn)算采用8個(gè)流水步級(jí)，常用指令硬件實(shí)現(xiàn)。其先進(jìn)技術(shù)包括:先進(jìn)的體系結(jié)構(gòu),CISC和RISC相結(jié)合的技術(shù),超標(biāo)量流水線技術(shù),先進(jìn)的分支預(yù)測技術(shù).Pentium指令流水線由:總線接口部件、指令預(yù)取部件、指令譯碼部件和執(zhí)行部件構(gòu)成。Pentium的超標(biāo)量流水線技術(shù)體現(xiàn)在以并行方式在U、V兩條流水線上同時(shí)執(zhí)行符合配對(duì)規(guī)則的指令。配對(duì)規(guī)則要求：兩條指令均為RISC指令，互相

筆耕文化傳播（http://www.bigengculture.com）包含各類專業(yè)文獻(xiàn)、行業(yè)資料、專業(yè)論文、應(yīng)用寫作文書、外語學(xué)習(xí)資料、中學(xué)教育、微型計(jì)算機(jī)技術(shù)復(fù)習(xí)提綱及重點(diǎn)31等內(nèi)容。

最新搜索

微型計(jì)算機(jī)技術(shù)復(fù)習(xí)提綱及重點(diǎn)

50直流風(fēng)扇電機(jī)的基本工作原理

2010年福建省高考領(lǐng)航?jīng)_刺第1卷(文科數(shù)學(xué))(全解析)

2011年山東省德州市八年級(jí)下冊(cè)期末考試題及答案

送給媽媽的禮物_圖文71

2012年全國大學(xué)生數(shù)模競賽廣東賽區(qū)本科成績表 y9 j

2013-2017年建筑耐火材料行業(yè)市場深度分析與投資前景預(yù)

2014年中考化學(xué)錯(cuò)題本:元素

銀行增收節(jié)支措施

2016-2020年全球高等教育市場前景與投資戰(zhàn)略規(guī)劃分析報(bào)

  本文關(guān)鍵詞：微型計(jì)算機(jī)技術(shù)，由筆耕文化傳播整理發(fā)布。