本文關(guān)鍵詞：計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)

  更多相關(guān)文章： 計(jì)算機(jī) 系統(tǒng) 結(jié)構(gòu) 基本概念

一、計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的概念

1.1 計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)

劃分為多級(jí)層次結(jié)構(gòu)的優(yōu)點(diǎn)： （1）便于理解計(jì)算機(jī)的整體工作概念及目前軟硬件的作用和地位； （2）便于認(rèn)識(shí)語(yǔ)言的實(shí)質(zhì)和實(shí)現(xiàn)方法； （3）便于搜索虛擬機(jī)的新的實(shí)現(xiàn)方法，設(shè)計(jì)新的計(jì)算機(jī)系統(tǒng)； （4）便于正確理解計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的意義，更好地進(jìn)行系統(tǒng)設(shè)計(jì)。

1.2 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)

計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)是程序員所看到的計(jì)算機(jī)屬性，即概念性結(jié)構(gòu)與功能特性。

1.3 計(jì)算機(jī)組成

計(jì)算機(jī)組成指的是計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的邏輯實(shí)現(xiàn)，包含物理機(jī)器級(jí)中的數(shù)據(jù)流和控制流的組成以及邏輯設(shè)計(jì)等。 它著眼于物理級(jí)內(nèi)各事件的排序方式與控制方式、各部件的功能以及各部件之間的聯(lián)系。

1.4 計(jì)算機(jī)實(shí)現(xiàn)

計(jì)算機(jī)實(shí)現(xiàn)指的是計(jì)算機(jī)組成的物理實(shí)現(xiàn)，，包括處理機(jī)、主存等部件的物理結(jié)構(gòu)，器件的集成度和速度，模塊、插 件、底板的劃分與連接，信號(hào)傳輸，電源、冷卻及整機(jī)裝配等。它著眼于器件技術(shù)和微組裝技術(shù)，其中器件技術(shù)在 實(shí)現(xiàn)技術(shù)中起主導(dǎo)作用。

二、定量分析技術(shù)

2.1 以經(jīng)常性事件為重點(diǎn)

對(duì)于大概率事件賦予優(yōu)先處理權(quán)和資源使用權(quán)，以獲取全局最優(yōu)的結(jié)果。

2.2 Amdahl定律

加快某部件執(zhí)行速度所能獲得的系統(tǒng)性能加速比，受限于該部件的執(zhí)行時(shí)間占系統(tǒng)中總執(zhí)行時(shí)間的百分比。

可改進(jìn)比例：可改進(jìn)部分的執(zhí)行時(shí)間在總的執(zhí)行時(shí)間中所占的比例。 部件加速比：改進(jìn)前所需的執(zhí)行時(shí)間與改進(jìn)后執(zhí)行時(shí)間的比。

部件改進(jìn)前，系統(tǒng)的總執(zhí)行時(shí)間等于不可改進(jìn)部分的執(zhí)行時(shí)間加上可改進(jìn)部分改進(jìn)后的總執(zhí)行時(shí)間

系統(tǒng)加速比為改進(jìn)前與改進(jìn)后總執(zhí)行時(shí)間之比

2.3 CPU性能公式

執(zhí)行一個(gè)程序所需時(shí)間的CPU時(shí)間：

CPU時(shí)間 = 執(zhí)行程序所需的時(shí)鐘周期數(shù) * 時(shí)鐘周期時(shí)間 （時(shí)鐘周期是系統(tǒng)時(shí)鐘頻率的倒數(shù)）

CPI：每條指令的平均時(shí)鐘周期數(shù)

CPI = 執(zhí)行程序所需的時(shí)鐘周期數(shù) / 所執(zhí)行的指令條數(shù)

則CPU性能公式

CPU時(shí)間 = IC * CPI * 時(shí)鐘周期時(shí)間 （IC是所執(zhí)行的指令條數(shù)）

所以CPU的性能取決于三個(gè)參數(shù)

（1）時(shí)鐘周期時(shí)間：取決于硬件實(shí)現(xiàn)技術(shù)和計(jì)算機(jī)組成 （2）CPI：取決于計(jì)算機(jī)組成和指令集結(jié)構(gòu) （3）IC：取決于指令集結(jié)構(gòu)和編譯技術(shù)

CPU時(shí)鐘周期總數(shù)

CPU時(shí)鐘周期數(shù) = Σ （CPIi * ICi） (CPIi為執(zhí)行第i鐘指令所需的平均時(shí)鐘周期，ICi為程序執(zhí)行的過(guò)程中第i種指令出現(xiàn)的次數(shù))

CPU性能公式

CPU時(shí)間 = CPU時(shí)鐘周期數(shù) * 時(shí)鐘周期時(shí)間

則

三、計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)中的并行性

3.1 并行性的概念

并行性是指計(jì)算機(jī)系統(tǒng)在同一時(shí)刻或同一時(shí)間間隔內(nèi)進(jìn)行多種運(yùn)算或操作，只要時(shí)間上相互重疊，就存在并行性。

并行性包含同時(shí)性與并發(fā)性

同時(shí)性：兩個(gè)或兩個(gè)以上的事件在同一時(shí)刻發(fā)生。 并發(fā)性：兩個(gè)或兩個(gè)以上的事件在同一時(shí)間間隔內(nèi)發(fā)生。

3.2 提高并行性的技術(shù)途徑

（1）時(shí)間重疊：在并行性概念中引入時(shí)間因素，讓多個(gè)處理過(guò)程在時(shí)間上相互錯(cuò)開(kāi)，輪流、重疊地使用同一套硬件設(shè)備的各個(gè)部 分，以加快硬件周轉(zhuǎn)而贏得速度。 （2）資源重復(fù)：在并行性概念中引入空間因素，以數(shù)量取勝。通過(guò)重復(fù)設(shè)置硬件資源，大幅度地提高就計(jì)算機(jī)系統(tǒng)的性能。 （3）資源共享：這是一種軟件方法，它使多個(gè)任務(wù)按一定時(shí)間順序輪流使用同一套硬件設(shè)備。多道程序、分時(shí)系統(tǒng)就是遵循這一 途徑而產(chǎn)生的。資源共享既降低了成本，又提高了計(jì)算機(jī)設(shè)備的利用率。

本文編號(hào)：1095275