近年來,隨著CMOS工藝的不斷演進(jìn),先進(jìn)的工藝節(jié)點(diǎn)推動(dòng)著半導(dǎo)體電路向更高速、更高能效的方向不斷發(fā)展。模數(shù)轉(zhuǎn)換器（Analog to Digital Converter,ADC）作為連接自然界和人類數(shù)字世界的橋梁,在各類數(shù)字通信系統(tǒng)中均起著至關(guān)重要的作用。近來,伴隨著無線和有線通信系統(tǒng)的發(fā)展,例如5G移動(dòng)通信,超寬帶（UWB）,基于ADC的數(shù)據(jù)鏈路接收機(jī)甚至上百吉赫茲光通信等高數(shù)據(jù)速率的應(yīng)用對(duì)ADC提出了苛刻的性能要求。通過對(duì)近年來各類ADC品質(zhì)因數(shù)（FoM）表現(xiàn)的統(tǒng)計(jì)發(fā)現(xiàn),相比于其它架構(gòu)的ADC,基于時(shí)間交織（TI）架構(gòu)的ADC在高速領(lǐng)域處于領(lǐng)先位置,尤其是基于SAR ADC為子通道的TI SAR在能量效率上表現(xiàn)十分出色。目前TI SAR ADC所面臨的設(shè)計(jì)難題是:如何解決通道失配（包括失調(diào)失配、增益失配以及時(shí)間偏差失配）對(duì)ADC性能的影響;如何實(shí)現(xiàn)中高精度的sub-ADC,需要在極短的時(shí)間內(nèi)完成ADC的采樣和轉(zhuǎn)換,同時(shí)追求極高的能效。本文以TI SAR ADC為主要研究方向,系統(tǒng)研究TISARADC的關(guān)鍵技術(shù),提出并驗(yàn)證新的實(shí)現(xiàn)方案完成相關(guān)設(shè)計(jì)和驗(yàn)證工作。對(duì)SAR ADC的關(guān)鍵技術(shù)進(jìn)... 

【文章來源】：吉林大學(xué)吉林省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：153 頁

【學(xué)位級(jí)別】：博士

【部分圖文】：

圖１．３不同拓?fù)浣Y(jié)構(gòu)ＡＤＣ的Ｓｃｈｒｅｉｅｒ品質(zhì)因數(shù)（ＦｏＭｓ）隨采樣率分布的統(tǒng)計(jì)［１］??

ＩＳＳＣＣ?１９９７－２０１９?＾?〇?〇??°?〇?＾?〇?〇?〇■?Ｏ??１．Ｅ＋０５?－?ｘ?ＶＬＳ１１９９７－２０１８?〇?４?〇?〇ｘ?＾???ＦＯＭＷ＝１?ｆＪ／ｃｏｎｖ－ｓｔｅｐ?ｘ?°ｏ?°?＞〇?＾?°〇?％??１．Ｅ＋００?－?〇?ｘ??１．Ｅ－０１??，?１?丨＿ｉ￣＾－４—?，?，?，?，?，???１０?２０?３０?４０?５０?６０?７０?８０?９０?１００?１１０?１２０??ＳＮＤＲ?＠?ｆｉｎ，ｈｆ?［ｄＢ］??圖１．４?ＡＤＣ性能統(tǒng)計(jì)——轉(zhuǎn)換能量ｖｓ?ＳＮＤＲｌＵ??圖１．５所示的散點(diǎn)圖為ＡＤＣ轉(zhuǎn)換帶寬ｖｓ?ＳＮＤＲ的統(tǒng)計(jì)。這里，ｙ軸是轉(zhuǎn)換??帶寬，或者更準(zhǔn)確地說，是ＳＮＤＲ的輸入頻率ｆｉｎ上限。該頻率通常�。妫螅病Ｎ覀�??可以直觀觀察到，雖然速度的改善是顯著的，但它們并不像轉(zhuǎn)換能量的改善那么??明顯。原因是速度－分辨率乘積往往受到低抖動(dòng)時(shí)鐘的制作能力的限制。帶寬和??ＳＮＤＲ的組合可以由表達(dá)式（１－２）近似地估計(jì)：??鹽，＝（２？?＾?〒｛ｌｎｆｉｎｆ．ＳＮＤＲ?°＇２）??其中，〇ｊ為ｊｉｔｔｅｒ正態(tài)分布的標(biāo)準(zhǔn)差，ｆｉｎ為輸入信號(hào)頻率。??這種估計(jì)顯然是不完善的，因?yàn)樗蟹抢硐耄ǘ秳?dòng)、熱噪聲、量化噪聲、失??真等）都可被認(rèn)為是抖動(dòng)。因此可以概括地歸納ｊｉｔｔｅｉ？來源于是時(shí)鐘本身和采樣??４??

－〇－－?？?ＶＬＳＩ?２０１９??１８０?－?〇?ｘ?？?ｘ?＂ｘ?〇?、ｆ、?Ｏ?ＩＳＳＣＣ?１９９７－２０１９??Ｘ?咬?Ｏ?移。〇〇《、、、?ｘ?ＶＬＳＩ?１９９７－２０１８??：：塌??２?１４０?〇?ｘ?：。ｐ暫嘁?廣。。??１３０－?〇?。ｉ?ｌ?Ｘ?“Ｘ〇??〇〇?ｘ?ｘｆｘＸ〇?８〇Ｓ?〇〇??１２０???Ｐ?１???１．Ｅ＋０２?１．Ｅ＋０４?１．Ｅ＋０６?１．Ｅ＋０８?１．Ｅ＋１０?１．Ｅ＋１２??ｆｓｎｙｑ?［ＨＺ］??圖１．６ＦｏＭｓｖｓ轉(zhuǎn)換速率［１］??１．３Ｔｉｍｅ－ｌｎｔｅｒｌｅａｖｅｄＡＤＣ?研究現(xiàn)狀和挑戰(zhàn)??時(shí)間交織（Ｔｉｍｅ－Ｉｎｔｅｒｌｅａｖｅｄ，?ＴＩ）技術(shù)最早在上世紀(jì)８０年代被提出。Ｂｌａｃｋ??等人在ｌＯ＾ｍＣＭＯＳ工藝下讓４路ＳＡＲＡＤＣ并行工作［１３］，采樣率達(dá)到４ＭＳ／ｓ，??ＥＮＯＢ達(dá)到７ｂｉｔ。但由于當(dāng)時(shí)的模數(shù)轉(zhuǎn)換器速率能夠滿足當(dāng)時(shí)數(shù)字系統(tǒng)的要求，??因此這種技術(shù)并沒有被廣泛發(fā)展。但隨著數(shù)字處理能力的提升，對(duì)ＡＤＣ的要求??也越來越高，單核架構(gòu)已經(jīng)難以滿足系統(tǒng)要求的時(shí)候，ＴＩ－ＡＤＣ再次被廣泛開發(fā)??和研究，其性能指標(biāo)也越來越優(yōu)異。如今ＴＩ－ＡＤＣ已經(jīng)成為高速ＡＤＣ領(lǐng)域的主??流架構(gòu)。近年來得益于半導(dǎo)體生產(chǎn)向更小更先進(jìn)工藝線演進(jìn)，ｔｉｍｅ－ｉｎｔｅｒｌｅａｖｅｄ??ＳＡＲ得到極大的發(fā)展和廣泛應(yīng)用。通過研究總結(jié)近年頂級(jí)會(huì)議、期刊（ＩＳＳＣＣ、??ＪＳＳＣ、ＶＬＳＩ）上發(fā)表的文章，可以看出這一領(lǐng)域國(guó)外工業(yè)界及高校出于前沿領(lǐng)??先狀態(tài)，而國(guó)內(nèi)的研究雖然早期處于空白，但目前的設(shè)計(jì)水平也己經(jīng)具有相當(dāng)?shù)??高度，只是受工藝限制在某些細(xì)分領(lǐng)


本文編號(hào)：3425253