近年來,得益于全球半導體制造技術的升級,高性能集成電路（Integrated Circuit,IC）的成功實現(xiàn)帶動了電子產(chǎn)品的迅猛發(fā)展。為了保證電子產(chǎn)品的質(zhì)量與可靠性,其主板上的芯片都必須被賦予一定等級的抗ESD（Electrostatic Discharge）能力,而整個板級系統(tǒng)的對外接口電路中也設計有各種系統(tǒng)級ESD保護裝置。因此,ESD設計無論在集成電路設計還是系統(tǒng)級電子設計中都是不可忽視的存在。然而,在集成電路ESD設計中,防護器件在面對中高壓電源端口以及信號端口保護時均面臨著由瞬態(tài)所引起的閂鎖效應（latch-up effect）問題。為了解決latch-up,ESD器件的維持電壓（V_h）不得不被提高至被保護電路正常工作電壓以上。但V_h的提高必然導致ESD失效電流(I_t2)的下降以及鉗位電壓(V_CL)的升高,這將大大削弱ESD器件的防護能力。多年以來,關于ESD器件V_h,I_t2以及V_CL參數(shù)的優(yōu)化研究已經(jīng)全面展開,多種有價值... 

【文章來源】：電子科技大學四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：118 頁

【學位級別】：博士

【部分圖文】：

堆疊低壓ESD器件的特性。(a)多個低壓無回掃器件堆疊導致電阻過大;(b)多個回掃型低壓器件堆疊導致Vt1與Vh差值過大

IEC 61000-4-2靜電槍放電是采用如圖1-3所示的標準模型對器件進行電學測試。其中放電點與被測件有兩種接觸模式,一種是直接接觸放電,另一種是間隙放電。由于等效電阻Rd僅有330 Ohm,因此該標準的電流最高峰值大概是同等級HBM的4到5倍左右(HBM模型中相應的電阻為1500 Ohm)。該測試的電流波形如圖1-4所示,波形參數(shù)如表1-1所示。從波形可以看出,IEC 61000-4-2中的接觸放電波形有兩個峰值,一個是在上升時間tr之后產(chǎn)生的瞬態(tài)大電流峰,而另一個是在約30 ns時產(chǎn)生的第二個電流峰值。由于電流對器件的影響主要體現(xiàn)在熱燒毀上,因此實際測試中,電流的第一個峰值雖然很大,但由于其持續(xù)時間短,對大部分的系統(tǒng)級保護器件不會造成太大影響。而第二個電流峰值雖然不及第一個電流峰值大,但其由于持續(xù)時間較長,將產(chǎn)生更大的焦耳熱,更容易對器件造成熱燒毀。正是由于此原因,在評估和測試保護器件的有效ESD鉗位電壓相關參數(shù)時,通常是對30 ns對應的電壓幅值進行測量。實際測試中,也很少有器件會在第一個峰值燒毀。圖1-4 IEC 61000-4-2接觸放電波形示意圖

圖1-3 IEC 61000-4-2靜電槍測試模型IEC 61000-4-5浪涌測試是采用如圖1-5所示的組合波發(fā)生器對器件進行電學測試。通過選擇不同的RS1,RS2,Rm,Lr和Cc,使該電路產(chǎn)生1.5μs/50μs的開路電壓浪涌,與8μs/20μs的短路電流浪涌。其中Rc是充電電阻,Cc是儲能電容,RS1,RS2是脈沖持續(xù)時間的形成電阻,Rm是阻抗匹配電阻,Lr是上升時間形成電感。片外小功率ESD器件一般也需要承受一定量此標準下的8/20μs電流考核,其IPP從4 A到10 A不等,但IPP越大就代表著Cj不可能非常低,實際設計中將會根據(jù)需求,設計出Cj從低到高,IPP從小到大的ESD產(chǎn)品系列。

【參考文獻】：
期刊論文
[1]High holding voltage SCR for robust electrostatic discharge protection[J]. 齊釗,喬明,何逸濤,張波.  Chinese Physics B. 2017(07)
[2]An improved GGNMOS triggered SCR for high holding voltage ESD protection applications[J]. 張帥,董樹榮,吳曉京,曾杰,鐘雷,吳健.  Chinese Physics B. 2015(10)
[3]ESD robustness studies on the double snapback characteristics of an LDMOS with an embedded SCR[J]. 蔣苓利,張波,樊航,喬明,李肇基.  半導體學報. 2011(09)



本文編號：3388867