近些年來(lái),無(wú)線通信技術(shù)迅速發(fā)展,通信設(shè)備被廣泛應(yīng)用于各種場(chǎng)景,市場(chǎng)對(duì)無(wú)線終端的要求趨向于多功能化、集成化。在此背景下,能兼容多種無(wú)線通信標(biāo)準(zhǔn)的寬帶射頻接收機(jī)成為了目前電路設(shè)計(jì)領(lǐng)域的研究重點(diǎn)。同時(shí),隨著人們的現(xiàn)代生活與各種通信設(shè)備的聯(lián)系愈發(fā)緊密,無(wú)線終端的發(fā)展趨于小型化、便攜化。然而,在不斷更新?lián)Q代的無(wú)線終端中,射頻模塊卻更加復(fù)雜。這一矛盾促使了高度集成化的射頻前端模組（Front-End Module,FEM）成為了目前無(wú)線終端中射頻模塊的主流架構(gòu)。在射頻集成電路制造工藝方面,絕緣體上硅（Silicon On Insulator,SOI）工藝的發(fā)展十分引人矚目,優(yōu)良的高頻性能和相對(duì)較低的成本使之在射頻電路芯片的設(shè)計(jì)制造中極具競(jìng)爭(zhēng)力。本文基于Global Foundries 130-nm SOI CMOS工藝,對(duì)射頻接收前端模組（Rx FEM）中的關(guān)鍵電路模塊—低噪聲放大器（Low Noise Amplifier,LNA）與射頻開(kāi)關(guān)進(jìn)行了研究與設(shè)計(jì),并完成了相關(guān)的流片工作,通過(guò)板上測(cè)試對(duì)電路設(shè)計(jì)進(jìn)行了驗(yàn)證。針對(duì)射頻接收模組中LNA電路的超寬帶、低噪聲和小尺寸等要求,本文提出了一種基于局部... 

【文章來(lái)源】：中國(guó)科學(xué)技術(shù)大學(xué)安徽省 211工程院校 985工程院校

【文章頁(yè)數(shù)】：122 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖１．２?Ｎ阱ＣＭＯＳ晶體管剖面示意圖ｌ｜４］??

。而ｐｄ?ＳＯＩ工藝硅??膜較厚，在器件工作時(shí)絕緣體上的體區(qū)未完全耗盡，由此引入了浮體效應(yīng)，但是??ＰＤＳＯＩ工藝流程相對(duì)ＦＤＳＯ丨較為簡(jiǎn)單，具有較好的可實(shí)現(xiàn)性，成本較低［１？］，且??抗輻照特性較強(qiáng)［１９］，其主要工藝節(jié)點(diǎn)為１３０?ｍｍ?１８０?ｎｍ等。??Ｇａｔｅ????Ｏｘｉｄｅ?？ｆ￣?Ｇａｔｅ??ＩＩ?Ｉ?ｌ?－??？二．Ｄｒａｉｎ?／?Ｂｏｄｙ?＼?Ｓｏｕｒｃｅ??■?Ｊ?Ｖ?”??—ｉｉ?Ｂｕｒｉｏｄ?Ｏｘｉｄｅ?Ｌ：??Ｓｕｂｓｔｒａｔａ??圖１．３?ＳＯＩ?ＣＭＯＳ工藝中晶體管的剖面示意圖ｎ８】??如圖１．３所示為典型ＳＯＩ晶體管的示意圖，晶體管通過(guò)氧化埋層與襯底隔離??開(kāi)，由于氧化埋層（Ｓｉ０２）的介電常數(shù)（３．９）遠(yuǎn)低于體硅工藝中襯底耗盡層（Ｓｉ）的介電??常數(shù)，且氧化埋層相較襯底耗盡層更厚，因此ＳＯＩ器件與襯底間的寄生電容大大??降低，使得ＳＯＩ器件具有良好的高頻性能。同時(shí)加入氧化埋層使得場(chǎng)效應(yīng)晶體管??與襯底之間的寄生三極管不復(fù)存在，消除了體硅ＣＭＯＳ工藝中存在的閂鎖效應(yīng)。??ＳＯＩ工藝通過(guò)淺溝槽隔離（Ｓｈａｌｌｏｗ?Ｔｒｅｎｃｈ?Ｉｓｏｌａｔｉｏｎ，ＳＴＩ）實(shí)現(xiàn)了有源器件間的隔離，??因此不需要制作額外的阱，這使得ＳＯＩ工藝除襯底之外的工序比體硅工藝簡(jiǎn)化??１３％－２０％［２Ｑ］，通過(guò)氧化埋層與淺溝槽隔離，ＳＯＩ器件可以施加獨(dú)立的體偏置電壓，??增加了電路設(shè)計(jì)的靈活性。氧化埋層與淺溝槽隔離同時(shí)也使器件之間實(shí)現(xiàn)了垂直??層面和水平層面的隔離，減少了器件之間的相互干擾，因此在Ｓ０丨ＣＭＯＳ工藝??４??

?第２章射頻接收機(jī)前端模組電路基本原理???效為一個(gè)串聯(lián)的電壓源或并聯(lián)的電流源，一個(gè)阻值為Ｒ的電阻產(chǎn)生的噪聲電壓和??噪聲電流為：??Ｖ＂２＝４ｋｍ?（２．７）??？?＝?ｆ?（２．８）??＂Ｒ??其中々＝１．３８０６＼１０＇２３＊／／尤為玻爾茲曼常數(shù)；ｒ?yàn)闊崃W(xué)溫度，其單位為開(kāi)爾文（幻。??（２）?ＭＯＳ管溝道熱噪聲??ＭＯＳ管工作過(guò)程中，其導(dǎo)電溝道也會(huì)產(chǎn)生熱噪聲。當(dāng)偏置在飽和區(qū)時(shí)，如??圖２．１所示，ＭＯＳ管的溝道熱噪聲可以等效為一個(gè)并聯(lián)在漏源兩端的電流源或??是串聯(lián)在柵端的電壓源：??７？２＝４Ａ：ｒＷｇｍ?（２．９）??＼ａＪ??Ｋ２＾ｋＴＵ）／ｇｍ?（２．１０）??ｏ?ｏ??－Ｓｈｉ：??〇?ｏ??圖２．１?ＭＯＳＦＥＴ的溝道熱噪聲模型??其中｝？為過(guò)剩溝道噪聲系數(shù)，是一個(gè)與工藝相關(guān)的無(wú)量綱系數(shù)【３５］，?＠為ＭＯＳ管??的跨導(dǎo)，“定義為漏源電壓為０時(shí)ＭＯＳ管的漏源電導(dǎo)［３６］。??（３）?ＭＯＳ管柵電阻熱噪聲??ＭＯＳ管四個(gè)端子的歐姆區(qū)同樣會(huì)貢獻(xiàn)熱噪聲，當(dāng)晶體管寬度較大時(shí)，其源??極、漏極產(chǎn)生的熱噪聲可以忽略，但柵極分布電阻的熱噪聲貢獻(xiàn)則比較突出。柵??極電阻的表達(dá)式為ｍ??Ｒ〇＝ＲｎＹ?（２．１１）??其中尺是多晶硅柵的方塊電阻（ｓｈｅｅｔｒｅｓｉｓｔｏｒ），?Ｆ、分別為柵寬和柵長(zhǎng)。柵極分??布電阻的噪聲貢獻(xiàn)可以等效為串聯(lián)在晶體管柵端的噪聲電壓源【３％??１４??

【參考文獻(xiàn)】：
博士論文
[1]基于電流驅(qū)動(dòng)無(wú)源混頻器的寬帶接收機(jī)關(guān)鍵技術(shù)研究[D]. 孫景業(yè).中國(guó)科學(xué)技術(shù)大學(xué) 2014
[2]CMOS射頻集成電路片上ESD防護(hù)研究[D]. 杜曉陽(yáng).浙江大學(xué) 2009

碩士論文
[1]超寬帶射頻接收機(jī)前端關(guān)鍵模塊電路的研究與設(shè)計(jì)[D]. 閆旭.中國(guó)科學(xué)技術(shù)大學(xué) 2019
[2]基于SOI CMOS工藝的手機(jī)射頻前端開(kāi)關(guān)關(guān)鍵技術(shù)研究[D]. 何友恒.東南大學(xué) 2018
[3]硅基射頻開(kāi)關(guān)集成電路設(shè)計(jì)[D]. 許清河.電子科技大學(xué) 2017
[4]6.2～9.4GHz超寬帶接收機(jī)射頻前端研究與設(shè)計(jì)[D]. 蘭飛.復(fù)旦大學(xué) 2010
[5]RF SOI CMOS工藝器件仿真及電路應(yīng)用研究[D]. 王超.華東師范大學(xué) 2010



本文編號(hào)：3033837