在SoC（Systemon Chip）芯片設計過程中,通常會包含很多第三方IP核,并需要利用從前端到后端的各種EDA工具進行設計,在使用的第三方IP核或設計工具中都可能被植入硬件木馬,給芯片帶來安全隱患。因此,近年來硬件木馬的設計技術與檢測技術受到高度關注。由于SoC芯片越來越復雜,通用的硬件木馬設計方法已經逐漸不能適用,因而針對SoC的硬件木馬設計與檢測需要以特定類型的SoC硬件載體為基礎進行研究,且不同類型的SoC載體電路具有不相同的電路特征及其潛在的漏洞,其特定的潛在漏洞需要進行專門研究,因此針對特定SoC載體電路的硬件木馬設計進行研究具有重要意義。本文對基于神經網絡的SoC硬件載體系統(tǒng)及其硬件木馬進行研究。SoC硬件載體系統(tǒng)主要應用于室內場景分類,用于輔助盲人室內導航,其能夠有效地幫助盲人進行日常活動。為了使卷積神經網絡（CNN）適合于嵌入式SoC平臺,論文首先對Alexnet模型進行了改進:把其中較大的卷積核改為較小的卷積核;全連接層改為參數(shù)量較小卷積層。改進的網絡模型的參數(shù)量與計算量顯著減小能夠適應于嵌入式SoC。在本文設計的SoC系統(tǒng)中,軟件處理器部分進行部分圖像預處理以... 

【文章來源】：西安理工大學陜西省

【文章頁數(shù)】：65 頁

【學位級別】：碩士

【部分圖文】：

MicroBlaze硬件結構

圖2-1是硬件木馬的基本硬件結構,硬件木馬先對正常電路輸入進行采集,在滿足特定條件下對輸出進行控制從而產生破壞作用。硬件木馬的結構中一般包括觸發(fā)單元和負載單元。觸發(fā)部分一般是由外部或者內部一些信號組成,在觸發(fā)信號達到木馬的閾值時激活硬件木馬負載單元。觸發(fā)部分需要把一些分散的微弱的信號集合用來生成負載部分的輸入信號,這些信號的特征將會極大地影響硬件木馬的可控性,因而硬件木馬的觸發(fā)設計是木馬設計的關鍵一步。負載電路的設計種類繁多,可以是簡單地關閉某些信號線,或者是對一些重要信息進行篡改或者截取密匙,這些操作最終都會對用戶造成一定程度的問題。2.1.2 硬件木馬分類

近年來硬件木馬的設計、檢測與防御的相關技術逐漸地發(fā)展起來[25]。然而硬件木馬目前還并沒有形成體系化的研究,對硬件木馬的概念分類并沒有統(tǒng)一的認識。對于特定的系統(tǒng)來說,一般硬件木馬都會選擇系統(tǒng)中最薄弱的部分進行硬件木馬的植入�？偩�與存儲是SoC中通用的組件,其承載著系統(tǒng)中核心數(shù)據的通信,因此總線與存儲是木馬植入設計的重要部分。圖2-2展示了SoC硬件木馬的分類。SoC硬件木馬依據觸發(fā)電路功能可以分為分散型觸發(fā)電路與狀態(tài)機觸發(fā)電路:


本文編號：2969723