任意波形發(fā)生器可以為待測系統(tǒng)提供復(fù)雜的激勵信號。由于任意波形發(fā)生器產(chǎn)生的波形具有較高的頻率分辨率和頻率穩(wěn)定性,而且可以根據(jù)用戶的需要,定義一些較為復(fù)雜的序列波形,所以在電子測量領(lǐng)域發(fā)揮著十分重要的作用。近年來測試領(lǐng)域?qū)钚盘栐吹囊笤絹碓礁?主要包括對頻率帶寬以及對波形復(fù)雜程度的要求都有顯著提高,這就要求任意波形發(fā)生器需要相應(yīng)的提高采樣率和存儲深度等重要指標(biāo)。任意波形合成模塊是任意波形發(fā)生器的核心,其中邏輯的設(shè)計完成了數(shù)據(jù)的緩存,讀寫控制和地址發(fā)生器的功能,對整個項目的功能和指標(biāo)能否實現(xiàn)影響重大。針對上述問題,本文研究10GSPS任意波形合成模塊邏輯設(shè)計的實現(xiàn)方法,主要內(nèi)容如下:1、波形合成模塊總體方案設(shè)計�；陧椖�10GSPS采樣率和4GByte的存儲深度的要求,選擇合適的DAC和波形存儲器DDR3 SDRAM,并配合完成對應(yīng)的邏輯設(shè)計。針對選用DDR3 SDRAM作為波形存儲器帶來的不均勻數(shù)據(jù)流的問題,在數(shù)據(jù)處理模塊使用異步FIFO實現(xiàn)數(shù)據(jù)的緩存和數(shù)據(jù)率調(diào)節(jié)。針對波形數(shù)據(jù)的讀寫控制問題,在讀寫控制模塊中,通過控制狀態(tài)機的狀態(tài)跳轉(zhuǎn),實現(xiàn)波形數(shù)據(jù)讀寫控制。針對復(fù)雜序列波中包含的重復(fù)波...

【文章頁數(shù)】：72 頁

【學(xué)位級別】：碩士

【部分圖文】：

圖2-3DDR3SDRAM讀操作時序圖

以準(zhǔn)確地定位到所找尋的存儲位置。本項目選用的DDR3SDRAM是內(nèi)部配置為8BankDRAM的高速動態(tài)隨機存取存儲器。DDR3SDRAM使用8n預(yù)取架構(gòu)來實現(xiàn)高速操作。對DDR3SDRAM的讀寫操作是突發(fā)傳輸?shù)�，突發(fā)（Burst）是指在同一行相鄰的存儲單元連續(xù)進行數(shù)據(jù)訪問，連續(xù)訪....

圖2-5基于指令架構(gòu)的任意波形發(fā)生器原理框圖

電子科技大學(xué)碩士學(xué)位論文18能再進行簡單的介紹。DMA控制模塊將接收到的DMA命令解析為波形數(shù)據(jù)讀取控制命令，然后把它發(fā)給存儲器控制模塊。根據(jù)控制命令中包含的信息，對存儲器的讀寫過程進行控制，將對應(yīng)地址中的波形數(shù)據(jù)讀取出來。讀出來的數(shù)據(jù)并不能直接發(fā)送給DAC直接進行數(shù)模轉(zhuǎn)換，需要....

圖2-6FIFO仿真

中full信號有效時，表明FIFO已經(jīng)滿了，不能再往FIFO中寫入數(shù)據(jù)，否則會發(fā)生溢出；當(dāng)FIFO中full信號有效時，表明此時FIFO中的數(shù)據(jù)已經(jīng)被讀空，不能再繼續(xù)進行讀數(shù)據(jù)的操作。與空滿信號功能相似的還有預(yù)空和預(yù)滿信號，分別是almost_full....

圖2-7AD9164功能框圖

電子科技大學(xué)碩士學(xué)位論文208時，只需要對對應(yīng)的寄存器進行配置，根據(jù)數(shù)據(jù)的映射規(guī)則對輸入的數(shù)據(jù)進行格式上的調(diào)整即可，應(yīng)用十分靈活。圖2-7AD9164功能框圖AD9164內(nèi)部的寄存器可以通過SPI接口進行配置。當(dāng)DAC的采樣率低于200MSPS，通常選用CMOS(Compleme....

本文編號：3909309