基于Windows的MSO處理系統(tǒng)與邏輯分析模塊硬件設計
發(fā)布時間:2022-02-10 06:19
隨著示波器的采樣率和帶寬的提高,處理系統(tǒng)需要面對更大的數據量,DSP(數字信號處理器)數據帶寬小,并且一般不能運行操作系統(tǒng),無法滿足如今示波器的功能需求。與之相比,工控機能更快更有效地處理數據,能更靈活地處理各個終端的快速通信,由于工控機中的CPU采用X86復雜指令集,可運行Windows操作系統(tǒng)。Windows是使用最廣泛的操作系統(tǒng),擁有強大的圖形界面,提供豐富的開發(fā)資源和強大的開發(fā)環(huán)境。依托強大的開發(fā)環(huán)境,Windows擁有強大的通信能力和擴展能力,能方便地將工控機與各設備互連,若需要增加硬件模塊,只需將對應開發(fā)組件添加到程序中。同時,隨著設備復雜化和高速化的發(fā)展,混合信號在工程師的研發(fā)和調試中也越來越常出現。因此,本文基于Windows操作系統(tǒng)設計示波器處理系統(tǒng),提高了示波器的數據處理能力,豐富了示波器的功能,并在示波器中添加邏輯分析模塊以適應近來時常出現的混合信號測量環(huán)境。本文基于一款2.5GSPS采樣率,14位垂直分辨率,最大1GHz帶寬的示波器,對其處理系統(tǒng)的硬件平臺和邏輯分析模塊進行設計和研究。其中,處理系統(tǒng)負責對模擬通道和采集系統(tǒng)的控制、各種對外互聯的接口、示波器波形的...
【文章來源】:電子科技大學四川省211工程院校985工程院校教育部直屬院校
【文章頁數】:78 頁
【學位級別】:碩士
【文章目錄】:
摘要
abstract
第一章 緒論
1.1 本文研究背景和意義
1.2 國內外發(fā)展現狀
1.3 本文主要設計任務和論文結構
第二章 總體方案設計
2.1 基于WINDOWS的MSO數據處理系統(tǒng)方案研究
2.1.1 PCI、PCI-X、PCIExpress總線標準對比
2.1.2 橋接模塊方案
2.1.3 波形數據緩存模塊
2.2 波形數據處理
2.2.1 基于狀態(tài)檢測的數字觸發(fā)原理
2.2.2 波形數據三維映射及成像
2.3 邏輯分析模塊與MSO總體方案
2.4 本章小結
第三章 處理系統(tǒng)硬件設計
3.1 FPGA與工控機互連硬件設計
3.1.1 PEX8311與工控機的接口硬件設計
3.1.2 PEX8311與FPGA的接口硬件設計
3.1.3 PEX8311對數據傳輸與系統(tǒng)控制的配置
3.1.4 本地總線的FPGA控制邏輯
3.2 波形數據的無縫緩存模塊設計
3.2.1 無縫緩存模塊系統(tǒng)結構
3.2.2 無縫緩存模塊邏輯控制
3.2.3 DDR2的控制邏輯
3.3 基于狀態(tài)檢測的數字觸發(fā)
3.3.1 數字觸發(fā)及其存在的問題
3.3.2 基于狀態(tài)檢測的數字觸發(fā)
3.4 波形的三維映射數據處理
3.4.1 波形三維映射
3.4.2 三維圖像成像模塊
3.5 本章小結
第四章 邏輯分析模塊硬件設計
4.1 邏輯分析模塊數據采集通道電路設計
4.1.1 邏輯分析模塊探頭設計
4.1.2 輸入信號數字化處理
4.2 邏輯分析模塊數據采集
4.2.1 邏輯分析模塊數據接收
4.2.2 時基控制
4.3 邏輯分析模塊觸發(fā)控制設計
4.4 本章小結
第五章 功能測試與驗證
5.1 本地系統(tǒng)與工控機的數據傳輸
5.2 數據處理功能驗證
5.2.1 基于狀態(tài)檢測的數字觸發(fā)功能驗證
5.2.2 波形三維數據成像功能驗證
5.3 邏輯分析模塊功能驗證
第六章 結論與展望
6.1 結論
6.2 展望
致謝
參考文獻
攻碩期間取得的研究成果
本文編號:3618399
【文章來源】:電子科技大學四川省211工程院校985工程院校教育部直屬院校
【文章頁數】:78 頁
【學位級別】:碩士
【文章目錄】:
摘要
abstract
第一章 緒論
1.1 本文研究背景和意義
1.2 國內外發(fā)展現狀
1.3 本文主要設計任務和論文結構
第二章 總體方案設計
2.1 基于WINDOWS的MSO數據處理系統(tǒng)方案研究
2.1.1 PCI、PCI-X、PCIExpress總線標準對比
2.1.2 橋接模塊方案
2.1.3 波形數據緩存模塊
2.2 波形數據處理
2.2.1 基于狀態(tài)檢測的數字觸發(fā)原理
2.2.2 波形數據三維映射及成像
2.3 邏輯分析模塊與MSO總體方案
2.4 本章小結
第三章 處理系統(tǒng)硬件設計
3.1 FPGA與工控機互連硬件設計
3.1.1 PEX8311與工控機的接口硬件設計
3.1.2 PEX8311與FPGA的接口硬件設計
3.1.3 PEX8311對數據傳輸與系統(tǒng)控制的配置
3.1.4 本地總線的FPGA控制邏輯
3.2 波形數據的無縫緩存模塊設計
3.2.1 無縫緩存模塊系統(tǒng)結構
3.2.2 無縫緩存模塊邏輯控制
3.2.3 DDR2的控制邏輯
3.3 基于狀態(tài)檢測的數字觸發(fā)
3.3.1 數字觸發(fā)及其存在的問題
3.3.2 基于狀態(tài)檢測的數字觸發(fā)
3.4 波形的三維映射數據處理
3.4.1 波形三維映射
3.4.2 三維圖像成像模塊
3.5 本章小結
第四章 邏輯分析模塊硬件設計
4.1 邏輯分析模塊數據采集通道電路設計
4.1.1 邏輯分析模塊探頭設計
4.1.2 輸入信號數字化處理
4.2 邏輯分析模塊數據采集
4.2.1 邏輯分析模塊數據接收
4.2.2 時基控制
4.3 邏輯分析模塊觸發(fā)控制設計
4.4 本章小結
第五章 功能測試與驗證
5.1 本地系統(tǒng)與工控機的數據傳輸
5.2 數據處理功能驗證
5.2.1 基于狀態(tài)檢測的數字觸發(fā)功能驗證
5.2.2 波形三維數據成像功能驗證
5.3 邏輯分析模塊功能驗證
第六章 結論與展望
6.1 結論
6.2 展望
致謝
參考文獻
攻碩期間取得的研究成果
本文編號:3618399
本文鏈接:http://www.sikaile.net/shekelunwen/ljx/3618399.html