基于IIC總線的溫度補(bǔ)償晶體振蕩器數(shù)字控制邏輯設(shè)計(jì)
發(fā)布時(shí)間:2021-11-17 09:43
頻率源是眾多電子設(shè)備必不可少的組成部分,其精度直接決定著電子設(shè)備系統(tǒng)的穩(wěn)定性。就今而言,大部分電子設(shè)備系統(tǒng)采用的是普通的晶體振蕩器,在具有成本低、電路結(jié)構(gòu)簡(jiǎn)單的同時(shí),其輸出頻率與環(huán)境溫度的f-T曲線近似成三次方曲線關(guān)系,這種頻率飄移使得普通晶振的使用范圍受到限制,尤其是一些對(duì)頻率精度高度依賴(lài)的電子系統(tǒng),如GPS定位系統(tǒng)等。因此,得到高穩(wěn)定性的頻率源成為需求。TCXO(Temperatue Compensation Crystal Oscillator,TCXO)是一款能夠針對(duì)晶體的溫頻特性進(jìn)行補(bǔ)償?shù)臄?shù)模混合芯片,本課題的任務(wù)是完成該TCXO芯片中全部數(shù)字邏輯的設(shè)計(jì)。論文從石英晶體出發(fā),在研究了石英晶體的物理特性和切割方式的基礎(chǔ)上,建立石英晶體數(shù)學(xué)模型并推導(dǎo)出他的兩種諧振頻率,在此基礎(chǔ)上給出石英晶體振蕩器的補(bǔ)償原理及可行性;數(shù)字邏輯部分的設(shè)計(jì):在研究雙向串行總線IIC的基礎(chǔ)上,設(shè)計(jì)出基于同步時(shí)鐘的IIC總線讀/寫(xiě)狀態(tài)機(jī)后,用VerilogHDL完成RTL代碼編寫(xiě)并在軟件平臺(tái)modelsim se6.0上完成前仿真,實(shí)現(xiàn)總線的串行讀寫(xiě)功能;FPGA驗(yàn)證階段,采用ARM開(kāi)發(fā)板作為控制主機(jī)Ma...
【文章來(lái)源】:華中科技大學(xué)湖北省 211工程院校 985工程院校 教育部直屬院校
【文章頁(yè)數(shù)】:71 頁(yè)
【學(xué)位級(jí)別】:碩士
【部分圖文】:
各個(gè)切割角度對(duì)應(yīng)的f-T曲線
可用這樣四個(gè)理想元件來(lái)表示,模擬晶中RS為晶體的動(dòng)態(tài)電阻;CS為晶體的電容[11]。晶體的質(zhì)量(代表慣性)和彈性。RS代于石英晶體的幾何尺寸、切割工藝、表金屬板構(gòu)成的靜態(tài)電容?梢员硎緸椋 Q =2π一個(gè)周期存儲(chǔ)的能一個(gè)周期損失的能體諧振的衰減時(shí)間成正比,品質(zhì)因數(shù)越成的能量損耗越低,晶體的性能越好。諧振器等效電路的總阻抗為:0 21111SsCsCs L C=++
圖 2-5AT切割中不同切斷角度對(duì)應(yīng)的f-T曲線[10]使用時(shí),通常利用晶體工作于并聯(lián)諧振情況下的諧振頻率。式與負(fù)載電容的函數(shù)關(guān)系式:0(1 )2( )Spar qLCf fC C= ++(2-9)諧振頻率與串聯(lián)諧振頻率之間的偏差可表示為:2()12CCCfffffospssp+= =Δ(2-10)負(fù)載電容可表示成并聯(lián)諧振頻率與串聯(lián)諧振頻率偏移量的代102()CffCCSPL Δ= (2-11)改變引起晶體諧振頻率發(fā)生偏移時(shí),也即并聯(lián)諧振頻率parf 發(fā)
【參考文獻(xiàn)】:
碩士論文
[1]一種用于溫度補(bǔ)償晶體振蕩器的芯片設(shè)計(jì)[D]. 肖鵬.華中科技大學(xué) 2009
[2]基于ARM+FPGA的雷達(dá)伺服控制器設(shè)計(jì)[D]. 馮智貴.南京理工大學(xué) 2008
[3]基于Xilinx Virtex-Ⅱ Pro的過(guò)程級(jí)動(dòng)態(tài)部分可重構(gòu)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D]. 趙遠(yuǎn)寧.湖南大學(xué) 2008
[4]基于FPGA/HDL的隨機(jī)讀寫(xiě)I2C串行總線接口電路設(shè)計(jì)[D]. 劉蓓.蘇州大學(xué) 2008
[5]基于FPGA的1GHz時(shí)鐘電路設(shè)計(jì)[D]. 孫蕓華.湖南大學(xué) 2008
[6]基于FPGA的高速外圍多功能芯片的設(shè)計(jì)與實(shí)現(xiàn)[D]. 郭蕾.西安理工大學(xué) 2008
[7]石英晶體板高頻振動(dòng)的并行有限元分析[D]. 胡文科.寧波大學(xué) 2008
[8]IIC總線接口IP核的設(shè)計(jì)與驗(yàn)證[D]. 賀珊.合肥工業(yè)大學(xué) 2007
[9]一種新型小尺寸微機(jī)補(bǔ)償晶體振蕩器[D]. 彭勝春.電子科技大學(xué) 2007
[10]一種溫度補(bǔ)償晶體振蕩器芯片的設(shè)計(jì)[D]. 張昭.四川大學(xué) 2006
本文編號(hào):3500653
【文章來(lái)源】:華中科技大學(xué)湖北省 211工程院校 985工程院校 教育部直屬院校
【文章頁(yè)數(shù)】:71 頁(yè)
【學(xué)位級(jí)別】:碩士
【部分圖文】:
各個(gè)切割角度對(duì)應(yīng)的f-T曲線
可用這樣四個(gè)理想元件來(lái)表示,模擬晶中RS為晶體的動(dòng)態(tài)電阻;CS為晶體的電容[11]。晶體的質(zhì)量(代表慣性)和彈性。RS代于石英晶體的幾何尺寸、切割工藝、表金屬板構(gòu)成的靜態(tài)電容?梢员硎緸椋 Q =2π一個(gè)周期存儲(chǔ)的能一個(gè)周期損失的能體諧振的衰減時(shí)間成正比,品質(zhì)因數(shù)越成的能量損耗越低,晶體的性能越好。諧振器等效電路的總阻抗為:0 21111SsCsCs L C=++
圖 2-5AT切割中不同切斷角度對(duì)應(yīng)的f-T曲線[10]使用時(shí),通常利用晶體工作于并聯(lián)諧振情況下的諧振頻率。式與負(fù)載電容的函數(shù)關(guān)系式:0(1 )2( )Spar qLCf fC C= ++(2-9)諧振頻率與串聯(lián)諧振頻率之間的偏差可表示為:2()12CCCfffffospssp+= =Δ(2-10)負(fù)載電容可表示成并聯(lián)諧振頻率與串聯(lián)諧振頻率偏移量的代102()CffCCSPL Δ= (2-11)改變引起晶體諧振頻率發(fā)生偏移時(shí),也即并聯(lián)諧振頻率parf 發(fā)
【參考文獻(xiàn)】:
碩士論文
[1]一種用于溫度補(bǔ)償晶體振蕩器的芯片設(shè)計(jì)[D]. 肖鵬.華中科技大學(xué) 2009
[2]基于ARM+FPGA的雷達(dá)伺服控制器設(shè)計(jì)[D]. 馮智貴.南京理工大學(xué) 2008
[3]基于Xilinx Virtex-Ⅱ Pro的過(guò)程級(jí)動(dòng)態(tài)部分可重構(gòu)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D]. 趙遠(yuǎn)寧.湖南大學(xué) 2008
[4]基于FPGA/HDL的隨機(jī)讀寫(xiě)I2C串行總線接口電路設(shè)計(jì)[D]. 劉蓓.蘇州大學(xué) 2008
[5]基于FPGA的1GHz時(shí)鐘電路設(shè)計(jì)[D]. 孫蕓華.湖南大學(xué) 2008
[6]基于FPGA的高速外圍多功能芯片的設(shè)計(jì)與實(shí)現(xiàn)[D]. 郭蕾.西安理工大學(xué) 2008
[7]石英晶體板高頻振動(dòng)的并行有限元分析[D]. 胡文科.寧波大學(xué) 2008
[8]IIC總線接口IP核的設(shè)計(jì)與驗(yàn)證[D]. 賀珊.合肥工業(yè)大學(xué) 2007
[9]一種新型小尺寸微機(jī)補(bǔ)償晶體振蕩器[D]. 彭勝春.電子科技大學(xué) 2007
[10]一種溫度補(bǔ)償晶體振蕩器芯片的設(shè)計(jì)[D]. 張昭.四川大學(xué) 2006
本文編號(hào):3500653
本文鏈接:http://www.sikaile.net/shekelunwen/ljx/3500653.html
最近更新
教材專(zhuān)著