隨著集成電路技術(shù)的飛速發(fā)展,芯片的規(guī)模越來越大,集成度越來越高,工作頻率越來越快,但是芯片的設(shè)計(jì)能力卻面臨巨大的挑戰(zhàn)。而IP核的重用則是解決當(dāng)今芯片設(shè)計(jì)所面臨問題的最有效的解決方法。MDIO接口模塊為以太網(wǎng)接口芯片中MAC層對(duì)PHY器件的控制管理接口。隨著以太網(wǎng)技術(shù)的快速發(fā)展以及MAC應(yīng)用越來越廣泛,MDIO接口模塊的應(yīng)用也越來越多,因此將MDIO接口模塊設(shè)計(jì)成可重用的IP核對(duì)于以各種太網(wǎng)接口集成芯片的設(shè)計(jì)具有很重要的作用。本文詳細(xì)描述了MDIO接口模塊IP核的設(shè)計(jì),介紹了該IP核的系統(tǒng)結(jié)構(gòu)以及各個(gè)子模塊的詳細(xì)設(shè)計(jì)方法,對(duì)此IP核進(jìn)行了仿真驗(yàn)證,最后進(jìn)行了FPGA測(cè)試,功能和性能達(dá)到了要求,最終通過了IP審核流程并且已成功應(yīng)用于企業(yè)的以太網(wǎng)接口芯片中。 

【文章來源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁數(shù)】：58 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

FPGA結(jié)構(gòu)原理圖

CPU讀操作時(shí)序

CPU讀操作時(shí)序

【參考文獻(xiàn)】：
期刊論文
[1]FPGA在ASIC設(shè)計(jì)流程中的應(yīng)用[J]. 謝長(zhǎng)生,徐睿.  微電子技術(shù). 2001(06)



本文編號(hào)：3451068