針對核輻射能譜、正電子湮沒符合多普勒展寬譜測量的需求,設計了一種基于FPGA的全數(shù)字雙通道符合多普勒展寬系統(tǒng)。該系統(tǒng)以16 bit模數(shù)轉(zhuǎn)換芯片AD9269-80為前端,將高純鍺探測器采集到的模擬信號轉(zhuǎn)化為數(shù)字信號,該數(shù)字信號進入系統(tǒng)后端的FPGA芯片中進行數(shù)字處理。FPGA通過滑動平均窗口、乒乓操作、自定義IP核等實現(xiàn)對核脈沖信號的處理,包括波形降噪、梯形濾波、基線恢復、堆積識別、閾值判斷、數(shù)據(jù)緩存等,從而得到核脈沖的幅度信息和時間信息。再由網(wǎng)口模塊與上位機之間進行通信,采用UDP協(xié)議進行幅度、時間信息的傳輸,得到核信號的能譜。系統(tǒng)采用雙通道對正電子符合多普勒展寬譜測量,得到二維符合圖譜。

【文章頁數(shù)】：4 頁

【部分圖文】：

圖1系統(tǒng)結(jié)構(gòu)圖

基于FPGA的全數(shù)字雙通道符合多普勒展寬系統(tǒng)結(jié)構(gòu)如圖1所示，兩個探測器探測到的脈沖信號分別進入兩個通道，經(jīng)過放大器后進入ADC，轉(zhuǎn)化為數(shù)字信號。數(shù)字脈沖信號進入FPGA進行處理，獲得的時間信息和幅度信息通過千兆以太網(wǎng)模塊發(fā)送至上位機軟件，進行能譜顯示和符合譜分析。同時上位機可設置....

圖2波形降噪前后波形對比

脈沖信號經(jīng)過慢速梯形濾波算法后，得到了幅度相等的等腰梯形。梯形濾波成型公式如下：其中，Vi是經(jīng)過ADC采樣后的輸入信號，na是梯形濾波器的上升時間，nc是梯形濾波器的上升與平頂時間之和。τ是指數(shù)脈沖的下降沿時間常數(shù)。該算法在FPGA中的實現(xiàn)方法如圖3所示。

圖3梯形濾波算法在FPGA中的實現(xiàn)方法

經(jīng)過梯形濾波后的波形如圖4所示，圖中數(shù)據(jù)為系統(tǒng)運行時使用SignalTapIILogicAnalyzer實時采集到的降噪后的脈沖信號以及該信號經(jīng)過梯形濾波成型之后的信號。圖4梯形濾波前后

圖4梯形濾波前后

圖3梯形濾波算法在FPGA中的實現(xiàn)方法從圖4可以看出，濾波以后，梯形的基線一般不在0的位置，對幅度的提取有影響，所以需要使基線恢復。使用滑動平均窗口，在梯形到來前的K個點取平均值，得到的數(shù)值就是該梯形的基線值。將滑動平均窗口模塊再對梯形從到來到結(jié)束的時刻取平均值，得到的最大值扣....

本文編號：3925415