一種用于PPAC探測(cè)器的多通道濾波成形ASIC芯片研制
發(fā)布時(shí)間:2020-05-30 15:54
【摘要】:蘭州重離子加速器(HIRFL)放射性次級(jí)束流線裝置(RIBLL)是我國中能重離子放射性束流裝置。隨著HIRFL運(yùn)行狀態(tài)的不斷改善,初級(jí)束流強(qiáng)將會(huì)得到大幅提高,從而使得次級(jí)束的流強(qiáng)也相應(yīng)提高。為了提高實(shí)驗(yàn)效率,節(jié)約試驗(yàn)時(shí)間,需要可以承受高計(jì)數(shù)率的、具有高探測(cè)效率的位置靈敏平行板雪崩計(jì)數(shù)器(PPAC),實(shí)現(xiàn)束流的在線監(jiān)測(cè),以及在實(shí)驗(yàn)中精確測(cè)量入射粒子和反應(yīng)產(chǎn)物的徑跡,同時(shí)也能夠提供高分辨率的事件信息。新型的高性能PPAC采用逐條讀出的方式,在x、y方向上各有100個(gè)讀出strip,具有高計(jì)數(shù)率、高探測(cè)效率等優(yōu)點(diǎn)。因此對(duì)前端電子學(xué)系統(tǒng)提出了新的要求,包括低噪聲、高集成度、高速、低功耗和高可靠性等要求。本設(shè)計(jì)以此為出發(fā)點(diǎn),結(jié)合已有的理論基礎(chǔ),設(shè)計(jì)了一款應(yīng)用于PPAC探測(cè)器的、與前放結(jié)合能夠共同進(jìn)行信號(hào)讀出的多通道的濾波成形芯片。芯片設(shè)計(jì)性能:四通道集成;三檔達(dá)峰時(shí)間(50ns、100ns、1us);輸入輸出動(dòng)態(tài)范圍在-0.8V到+0.8v(不同偏壓配置下);在動(dòng)態(tài)范圍內(nèi)線性度好于0.3%;-3dB帶寬內(nèi)噪聲不高于60uV;單通道芯片的功耗低于6mW。芯片將與實(shí)驗(yàn)室已設(shè)計(jì)的前放芯片結(jié)合,共同實(shí)現(xiàn)PPAC探測(cè)器的多通道讀出。芯片設(shè)計(jì)使用0.35um的CMOS工藝,通過晶圓代工廠的多項(xiàng)目晶圓(MPW)進(jìn)行流片,流片后送交封裝廠家封裝。芯片測(cè)試結(jié)果表明,線性度好于0.4%,能量分辨率優(yōu)于1%,各項(xiàng)指標(biāo)均滿足預(yù)期要求。
【學(xué)位授予單位】:中國科學(xué)院研究生院(近代物理研究所)
【學(xué)位級(jí)別】:碩士
【學(xué)位授予年份】:2016
【分類號(hào)】:TL56
本文編號(hào):2688361
【學(xué)位授予單位】:中國科學(xué)院研究生院(近代物理研究所)
【學(xué)位級(jí)別】:碩士
【學(xué)位授予年份】:2016
【分類號(hào)】:TL56
【相似文獻(xiàn)】
相關(guān)期刊論文 前4條
1 ;中國自主研發(fā)航天傳感器頻率測(cè)量ASIC芯片[J];傳感器世界;2014年05期
2 李翔,馬建國;具有ASIC芯片的智能電度表設(shè)計(jì)與實(shí)現(xiàn)[J];西南工學(xué)院學(xué)報(bào);1999年03期
3 周莉;安軍社;謝彥;李憲強(qiáng);曹松;;基于ASIC技術(shù)的1553B IP核的設(shè)計(jì)[J];空間科學(xué)學(xué)報(bào);2014年01期
4 ;[J];;年期
相關(guān)碩士學(xué)位論文 前4條
1 蒲天磊;一種用于PPAC探測(cè)器的多通道濾波成形ASIC芯片研制[D];中國科學(xué)院研究生院(近代物理研究所);2016年
2 于倩;ASIC芯片的層次化后端實(shí)現(xiàn)[D];復(fù)旦大學(xué);2008年
3 麻春;復(fù)雜高速ASIC芯片邏輯模擬的新方法研究[D];哈爾濱工程大學(xué);2003年
4 楊榮喜;基于0.35μm SiGe工藝的低功耗復(fù)數(shù)乘法器ASIC芯片設(shè)計(jì)[D];電子科技大學(xué);2007年
,本文編號(hào):2688361
本文鏈接:http://www.sikaile.net/projectlw/hkxlw/2688361.html
最近更新
教材專著