發(fā)布時(shí)間：2021-08-25 04:23

　　集成電路技術(shù)的高速發(fā)展使得芯片規(guī)模及復(fù)雜度與日俱增,芯片驗(yàn)證的工作量隨之迅速增長(zhǎng),傳統(tǒng)的驗(yàn)證方法難以滿足當(dāng)下的需求。早期驗(yàn)證工作的復(fù)雜度較低,采用直接測(cè)試激勵(lì)的方式能夠很好的滿足驗(yàn)證工作的需求,故當(dāng)時(shí)的驗(yàn)證語言主要采用的是Verilog,驗(yàn)證平臺(tái)的搭建方案也依賴Verilog中提供的initial、task、function等語句。隨著時(shí)代的發(fā)展,開發(fā)更高抽象層次的驗(yàn)證語言已成為大勢(shì)所趨,SystemVerilog語言應(yīng)運(yùn)而生。為了進(jìn)一步縮短芯片的研發(fā)周期,各大EDA廠商聯(lián)合推出一種高效的驗(yàn)證方案——UVM驗(yàn)證方法學(xué)。UVM驗(yàn)證方法學(xué)以SystemVerilog語言為基礎(chǔ)建立起龐大的類庫,在提高驗(yàn)證的抽象性的同時(shí)極大的簡(jiǎn)化了驗(yàn)證工作,提高了驗(yàn)證的效率�；诖�,UVM驗(yàn)證方法學(xué)已逐步成為驗(yàn)證業(yè)的主流方法學(xué)。本論文對(duì)實(shí)習(xí)單位科研項(xiàng)目中的CAN總線控制器模塊進(jìn)行分析,搭建了與之相匹配的UVM驗(yàn)證平臺(tái)。在搭建平臺(tái)的過程中,充分應(yīng)用了UVM內(nèi)部集成的factory、sequence、phase、config_db等優(yōu)秀機(jī)制,加入大量隨機(jī)化組件,使驗(yàn)證環(huán)境更接近真實(shí)的工作情況。... 

【文章來源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁數(shù)】：99 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

驗(yàn)證方法學(xué)發(fā)展歷程圖

責(zé)產(chǎn)生特定激勵(lì)并同時(shí)施加到被測(cè)設(shè)計(jì)與參考模型上，最終對(duì)比兩者結(jié)果是否一致，驗(yàn)證過程中不關(guān)心被測(cè)設(shè)計(jì)的內(nèi)部結(jié)構(gòu)，提高了驗(yàn)證的效率。圖2.1 黑盒驗(yàn)證黑盒驗(yàn)證存在多種問題：首先黑盒驗(yàn)證只關(guān)注接口部分邏輯的正確性，然而待測(cè)設(shè)計(jì)內(nèi)部的細(xì)節(jié)無法得到驗(yàn)證，對(duì)于相同功能但性能不同的待測(cè)設(shè)計(jì)而言，黑盒驗(yàn)證無法進(jìn)行更為深入的驗(yàn)證。其次當(dāng)黑盒驗(yàn)證檢驗(yàn)出問題后，由于無法檢驗(yàn)內(nèi)部結(jié)構(gòu)，故無法追蹤錯(cuò)誤產(chǎn)生的根源，難以調(diào)試。最后，黑盒驗(yàn)證十分依賴參考模型，一個(gè)精確的參考模型是黑盒驗(yàn)證的關(guān)鍵，然而功能完全一致且精確的參考模型的設(shè)計(jì)過程較為復(fù)雜，不利于驗(yàn)證工作的開展。2.3.2 白盒驗(yàn)證白盒驗(yàn)證是黑盒驗(yàn)證的對(duì)立面，白盒驗(yàn)證可以直接對(duì)待測(cè)設(shè)計(jì)內(nèi)部結(jié)構(gòu)進(jìn)行檢測(cè)

7端口加入監(jiān)控器或者斷言來完成設(shè)計(jì)的驗(yàn)證工作，具體結(jié)構(gòu)如圖 2.2 所示：圖2.2 白盒驗(yàn)證2.3.3 灰盒驗(yàn)證灰盒驗(yàn)證結(jié)合了黑盒驗(yàn)證與白盒驗(yàn)證的特點(diǎn)，在加入監(jiān)控和斷言的同時(shí)減少了參考模型的精度要求，有效的解決了黑盒驗(yàn)證存在的缺陷。灰盒驗(yàn)證的結(jié)構(gòu)如圖 2.3 所示：圖2.3 灰盒驗(yàn)證2.4 驗(yàn)證方法學(xué)總體而言，驗(yàn)證工作是為了在盡可能短的時(shí)間內(nèi)對(duì)待測(cè)設(shè)計(jì)進(jìn)行盡可能多的測(cè)試，從而發(fā)現(xiàn)設(shè)計(jì)中可能存在的缺陷。因此，需要采用某種方法學(xué)作為依據(jù)來指導(dǎo)驗(yàn)證工作。一個(gè)驗(yàn)證項(xiàng)目的耗時(shí)是由驗(yàn)證工程師所投入的人工來計(jì)算的，驗(yàn)證代碼性能上的挑戰(zhàn)是指如何最大化驗(yàn)證平臺(tái)的運(yùn)轉(zhuǎn)效率。因此，驗(yàn)證工程師對(duì)專業(yè)工具的掌握和驗(yàn)證語言的使用成為提高平臺(tái)運(yùn)行性能的關(guān)鍵。隨著驗(yàn)證技術(shù)的逐漸完善，基于斷言驗(yàn)證、覆蓋率驅(qū)動(dòng)驗(yàn)證等技術(shù)的方法學(xué)可以有效應(yīng)對(duì)上述挑戰(zhàn)

【參考文獻(xiàn)】：
期刊論文
[1]基于UVM的CAN模塊自驗(yàn)證方法[J]. 熊濤,蔣見花.  微電子學(xué)與計(jì)算機(jī). 2016(09)
[2]車載CAN總線網(wǎng)絡(luò)安全問題及異常檢測(cè)方法[J]. 于赫,秦貴和,孫銘會(huì),閆鑫,王璇喆.  吉林大學(xué)學(xué)報(bào)(工學(xué)版). 2016(04)
[3]基于Perl的測(cè)試數(shù)據(jù)分析自動(dòng)化工具設(shè)計(jì)與實(shí)現(xiàn)[J]. 高建新,魯小妹,鄒明洪.  中國(guó)集成電路. 2015(03)
[4]基于UVM的可重用SoC功能驗(yàn)證環(huán)境[J]. 呂毓達(dá),謝雪松,張小玲.  半導(dǎo)體技術(shù). 2015(03)
[5]采用UVM方法學(xué)實(shí)現(xiàn)驗(yàn)證的可重用與自動(dòng)化[J]. 徐金甫,李森森.  微電子學(xué)與計(jì)算機(jī). 2014(11)
[6]基于UVM的高效驗(yàn)證平臺(tái)設(shè)計(jì)及運(yùn)用[J]. 黃欣.  電子技術(shù)與軟件工程. 2014(04)
[7]基于Perl腳本的自動(dòng)化測(cè)試系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J]. 易爭(zhēng)鳴,陳西偉.  電子制作. 2013(19)
[8]一種基于UVM面向RISCCPU的可重用功能驗(yàn)證平臺(tái)[J]. 謝崢,王騰,雍珊珊,陳旭,蘇吉婷,王新安.  北京大學(xué)學(xué)報(bào)(自然科學(xué)版). 2014(02)
[9]基于UML類圖和順序圖的C++代碼自動(dòng)生成方法的研究[J]. 王曉宇,錢紅兵.  計(jì)算機(jī)應(yīng)用與軟件. 2013(01)
[10]基于冗余CAN總線的實(shí)時(shí)通信系統(tǒng)設(shè)計(jì)[J]. 蘇虎平,沈三民,劉文怡,葉勇.  自動(dòng)化與儀表. 2013(01)

博士論文
[1]CAN總線實(shí)時(shí)性和可靠性若干問題的研究[D]. 陳曦.天津大學(xué) 2010

碩士論文
[1]基于UVM驗(yàn)證方法學(xué)的圖像縮放模塊的驗(yàn)證[D]. 安慧中.中國(guó)海洋大學(xué) 2014
[2]基于FPGA的車載CAN總線控制器設(shè)計(jì)及實(shí)現(xiàn)[D]. 馬建云.西安電子科技大學(xué) 2014
[3]基于VMM驗(yàn)證方法的研究[D]. 李炎琨.西安電子科技大學(xué) 2010
[4]汽車網(wǎng)絡(luò)研究及CAN總線網(wǎng)絡(luò)拓?fù)涞膬?yōu)化[D]. 曲鳳麗.浙江大學(xué) 2008



本文編號(hào)：3361388