目標檢測在人工智能、醫(yī)療研究和國防安全等民用和軍用領域等都應用廣泛,基于深度學習的目標檢測算法是利用卷積神經(jīng)網(wǎng)絡CNN（Convolutional Neural Network）提取特征并完成圖像分類和定位,精度和速度相較于傳統(tǒng)算法都大幅度提升,但卷積神經(jīng)網(wǎng)絡往往存在龐大的參數(shù)量和計算量,并且網(wǎng)絡層參數(shù)和結構多變,這導致目標檢測算法很難應用在資源有限、要求高處理速度和低功耗的嵌入式場合。相較于GPU和ASIC嵌入式平臺,FPGA具有低成本、可重構、能效比高等優(yōu)勢,本文在FPGA硬件平臺上完成基于深度學習的目標檢測算法硬件加速實現(xiàn),主要的研究工作如下:1.本文針對采用的ZYNQ 7100異構硬件平臺,結合以CNN為核心的目標檢測算法可硬件加速的分析結果,在一定的設計要求下,完成了基于軟硬件協(xié)同設計思想的研究任務劃分和總體架構設計。2.基于總體架構設計,本文借助Roofline模型評估了一系列典型的基于深度學習的目標檢測算法在ZYNQ 7100硬件平臺實現(xiàn)時能達到的理論性能上限,同時考慮算法檢測準確率、模型復雜度等因素,最終選擇了最適合部署在該平臺上的目標檢測算法Mobilenet-SSD... 

【文章來源】：哈爾濱工業(yè)大學黑龍江省 211工程院校 985工程院校

【文章頁數(shù)】：81 頁

【學位級別】：碩士

【部分圖文】：

目標檢測算法性能概況

哈爾濱工業(yè)大學工程碩士學位論文PL 端 DSP：2020 個；PS 和 PL 通信接口：AXI_ACP，AXI_HP（64bit）x4，A時鐘資源: 可編程 LVDS 時鐘，可用于 MGT 接口； 200 MHz LVDS oscillator (system clock)； 33.333MHz PS 端系統(tǒng)時鐘；兩個 USB 轉 UART 串口，分別連接 PS 和 PL 端；SFP+ 接口 x2，QSFP+接口，USB Host 接口 x4， HDMI I2C EEPROM：容量 8Kbit。

Zynq7100的Roofline模型

【參考文獻】：
期刊論文
[1]基于Zynq7000 FPGA異構平臺的YOLOv2加速器設計與實現(xiàn)[J]. 陳辰,柴志雷,夏珺.  計算機科學與探索. 2019(10)
[2]基于FPGA的卷積神經(jīng)網(wǎng)絡加速器[J]. 余子健,馬德,嚴曉浪,沈君成.  計算機工程. 2017(01)
[3]深度學習研究綜述[J]. 孫志軍,薛磊,許陽明,王正.  計算機應用研究. 2012(08)
[4]SoPC與嵌入式系統(tǒng)軟硬件協(xié)同設計[J]. 唐思章,黃勇.  單片機與嵌入式系統(tǒng)應用. 2005(12)

博士論文
[1]基于GPU的高性能并行算法研究[D]. 白洪濤.吉林大學 2010

碩士論文
[1]基于FPGA的目標檢測算法加速與實現(xiàn)[D]. 吳晉.北京交通大學 2018
[2]深度學習的硬件實現(xiàn)與優(yōu)化技術研究[D]. 林楗軍.哈爾濱工業(yè)大學 2017
[3]基于FPGA的深度學習加速器設計與實現(xiàn)[D]. 余奇.中國科學技術大學 2016



本文編號：3210308