發(fā)布時(shí)間：2021-04-10 17:55

　　在儀器測量領(lǐng)域中,對自主化、高性能、高可靠性的數(shù)據(jù)采集與處理模塊需求迫切,鑒于此本課題研制一款基于VXI總線200MSa/s四通道數(shù)據(jù)采集與處理模塊。通過對模塊功能、實(shí)際需求和技術(shù)指標(biāo)的分析,本文給出了高速數(shù)據(jù)采集模塊的設(shè)計(jì)方法,解決了模擬通道調(diào)理電路設(shè)計(jì)、高速數(shù)據(jù)采集和存儲(chǔ)、基于Zynq嵌入式系統(tǒng)的波形參數(shù)計(jì)算以及VXI總線寄存器基的驅(qū)動(dòng)程序應(yīng)用等問題。為滿足高帶寬和大動(dòng)態(tài)范圍模擬信號(hào)的調(diào)理需求,借助PSpice AD仿真工具設(shè)計(jì)模擬通道調(diào)理電路。由時(shí)鐘芯片提供高達(dá)200MHz LVDS驅(qū)動(dòng)型時(shí)鐘信號(hào),ADC芯片根據(jù)高頻時(shí)鐘信號(hào)完成200MSa/s高速采樣。使用PS和PL之間的HP接口完成高速數(shù)據(jù)交互,將采集數(shù)據(jù)緩存至DDR3中。緩存在DDR3中的采集數(shù)據(jù),合理分配計(jì)算任務(wù),最終在Zynq上實(shí)現(xiàn)嵌入式波形參數(shù)計(jì)算及FFT運(yùn)算。為了實(shí)現(xiàn)上位機(jī)和模塊之間的數(shù)據(jù)傳輸,使用自定義IP核將VXI寄存器掛載至AXI4-Lite總線上。在儀器軟面板設(shè)計(jì)中,通過調(diào)用VISA驅(qū)動(dòng)函數(shù),實(shí)現(xiàn)上位機(jī)與模塊間的參數(shù)配置和數(shù)據(jù)傳輸。采集數(shù)據(jù)最終通過VXI總線上傳至軟面板并顯示。最后,對數(shù)據(jù)采集模塊的基本功能進(jìn)... 

【文章來源】：哈爾濱工業(yè)大學(xué)黑龍江省 211工程院校 985工程院校

【文章頁數(shù)】：93 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

無源衰減電路仿真波形及參數(shù)值

24圖 3-12 PE4302 輸入配置信號(hào)時(shí)序示意圖圖 3-12 是 PE4302 配置衰減倍數(shù)的串行接口時(shí)序圖，圖中配置衰減倍數(shù)為101010，即 21dB(11.22 倍)幅值衰減倍數(shù)。通信結(jié)束后使能信號(hào)產(chǎn)生脈沖，表示一次通信配置完成。該組合電路與之前的無源衰減電路，一同實(shí)現(xiàn)高帶寬和大動(dòng)態(tài)范圍模擬信號(hào)的調(diào)理需求，將模擬信號(hào)調(diào)理至高速 ADC 最佳采樣范圍內(nèi)(即 1.1Vpp 以內(nèi))。其中模擬通道各個(gè)電路單元的衰減與放大設(shè)計(jì)如表 3-1 所示。表 3-1 模擬通道各電路的衰減/放大設(shè)計(jì)輸入電壓（Vpp）無源衰減中間值（Vpp）數(shù)字步進(jìn)衰減固定增益輸出電壓（Vpp）0.1~0.2 ×1 0.1~0.2 ×1/2 0.5~1.00.2~0.5 ×1 0.2~0.5 ×1/5 0.4~1.00.5~1.0 ×1 0.5~1.0 ×1/10 ×10 0.5~1.01.0~2.0 ×1/10 0.1~0.2 ×1/2 0.5~1.02.0~5.0 ×1/10 0.2~0.5 ×1/5 0.4~1.05.0~10.0 ×1/10 0.5~1.0 ×1/10 0.5~1.03.3 高速數(shù)據(jù)采集設(shè)計(jì)最高 200MSa/s 采樣率的高速數(shù)據(jù)采集設(shè)計(jì)，包括采樣時(shí)鐘的設(shè)計(jì)，ADC采集數(shù)據(jù)的接收與存儲(chǔ)設(shè)計(jì)，以及通道觸發(fā)邏輯設(shè)計(jì)等。選擇 TI 公司的 ADS5474 高速模數(shù)轉(zhuǎn)換器

時(shí)鐘芯片AD9524高速ADC高速ADC高速ADC高速ADCZynqPLSPIIP核配置信號(hào)PS AXI-Lite SPILVDS差分時(shí)鐘圖 3-13 采樣時(shí)鐘設(shè)計(jì)示意圖由圖 3-13 可知，Zynq 通過四線 SPI 串行通信方式，將配置信息寫入至AD9524 內(nèi)部的寄存器當(dāng)中，設(shè)置四路 LVDS 差分時(shí)鐘信號(hào)。其中，通過 verilog硬件語言編寫 SPI 通信邏輯，并將 SPI 的 verilog 代碼封裝成用戶自定義的 IP核，掛載在 AXI4-Lite 總線上。當(dāng)修改差分時(shí)鐘的頻率時(shí)，只需要通過 Zynq PS向 SPI IP 核配置新的寄存器參數(shù)即可。SPI IP 核會(huì)將配置參數(shù)通過串行接口寫入時(shí)鐘芯片 AD9524 內(nèi)部的寄存器中，改變采樣時(shí)鐘。SPI 工作方式如圖 3-14所示。

【參考文獻(xiàn)】：
期刊論文
[1]唯有創(chuàng)新,方得始終——中電儀器發(fā)布全新500 MHz數(shù)字熒光示波器與44 GHz手持式頻譜分析儀[J].   電子測量與儀器學(xué)報(bào). 2016(10)
[2]基于Zynq-7000 FPGA的高速信號(hào)采集處理平臺(tái)[J]. 李正軒,費(fèi)樹岷.  單片機(jī)與嵌入式系統(tǒng)應(yīng)用. 2016 (02)
[3]基于Zynq的NAND Flash存儲(chǔ)系統(tǒng)研制[J]. 龔有華,魏德寶,喬立巖,高源.  電子測量技術(shù). 2014(12)
[4]鼎陽科技在TI工業(yè)應(yīng)用解決方案研討會(huì)推出SDS3000,掀起智能風(fēng)暴[J].   國外電子測量技術(shù). 2014(12)
[5]基于美國NI的多通道數(shù)據(jù)采集系統(tǒng)[J]. 解亞妮,石曉丹,馮浩,張志杰.  可編程控制器與工廠自動(dòng)化. 2014(12)
[6]基于Zynq-7000的高速實(shí)時(shí)自適應(yīng)均衡器設(shè)計(jì)[J]. 何宗苗,姚遠(yuǎn)程,秦明偉.  電視技術(shù). 2014(15)
[7]基于Zynq-7000高速圖像采集與實(shí)時(shí)處理系統(tǒng)[J]. 楊曉安,羅杰,蘇豪,包文博.  電子科技. 2014(07)
[8]基于PSpice的電爆絲斷路開關(guān)數(shù)值仿真[J]. 解江遠(yuǎn),何鵬軍,田川,李奇威,王亞杰.  強(qiáng)激光與粒子束. 2014(04)
[9]利用RIGOL DS6000示波器的高波形捕獲率觀察偶發(fā)信號(hào)[J]. 張榮成.  電子設(shè)計(jì)技術(shù). 2011(08)
[10]多通道同步數(shù)據(jù)采集與處理系統(tǒng)的實(shí)現(xiàn)[J]. 王浩,李希友,秦同杰.  通信技術(shù). 2011(01)

碩士論文
[1]2.5GSPS高分辨率數(shù)據(jù)采集系統(tǒng)時(shí)鐘電路設(shè)計(jì)[D]. 周宇軒.電子科技大學(xué) 2016
[2]合成儀器模擬通道硬件電路設(shè)計(jì)[D]. 高旭.電子科技大學(xué) 2014
[3]數(shù)字示波器高級(jí)數(shù)學(xué)運(yùn)算功能設(shè)計(jì)[D]. 高文娟.電子科技大學(xué) 2013
[4]合成儀器模擬通道硬件設(shè)計(jì)[D]. 戴宸星.電子科技大學(xué) 2013
[5]基于CPCI總線的高速數(shù)據(jù)采集處理模塊的設(shè)計(jì)[D]. 楊振家.電子科技大學(xué) 2013
[6]基于FPGA+USB2.0高速數(shù)據(jù)采集系統(tǒng)的研究與設(shè)計(jì)[D]. 李超.武漢理工大學(xué) 2013
[7]1GHz帶寬多功能數(shù)字存儲(chǔ)示波器模擬通道設(shè)計(jì)[D]. 董平.電子科技大學(xué) 2012
[8]6GSPS數(shù)字存儲(chǔ)示波器數(shù)據(jù)采集系統(tǒng)的硬件設(shè)計(jì)[D]. 陳友學(xué).電子科技大學(xué) 2012
[9]超高速數(shù)據(jù)采集與實(shí)時(shí)處理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D]. 陳長林.國防科學(xué)技術(shù)大學(xué) 2010
[10]1.5Gsps高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)[D]. 魏圣楠.電子科技大學(xué) 2010



本文編號(hào)：3130082