小型PLC主要用于工業(yè)控制中,對于復(fù)雜控制算法和高精度數(shù)據(jù)處理,小型PLC的控制精度往往受到限制,浮點(diǎn)數(shù)四則混合運(yùn)算功能的小型PLC能夠提高控制精度,因此,研究實現(xiàn)多浮點(diǎn)數(shù)四則混合運(yùn)算具有較好的實際意義。本課題利用FPGA并行執(zhí)行的特性實現(xiàn)多操作數(shù)四則混合運(yùn)算功能,在ARM+FPGA架構(gòu)小型PLC中,FPGA在執(zhí)行浮點(diǎn)運(yùn)算過程中,不影響PLC用戶程序的執(zhí)行過程,只是浮點(diǎn)運(yùn)算過程的數(shù)據(jù)準(zhǔn)備、浮點(diǎn)運(yùn)算結(jié)果的讀出將占用PLC的執(zhí)行時間,可有效的提高PLC的運(yùn)算速度。本文主要做了如下幾方面的工作:（1）針對采用總線方式的多操作數(shù)四則混合運(yùn)算控制的電路結(jié)構(gòu),研究其控制策略,確定了指令與操作數(shù)的傳輸?shù)姆绞?尋址存儲控制模塊和多操作數(shù)單精度浮點(diǎn)算術(shù)運(yùn)算模塊之間的數(shù)據(jù)傳輸?shù)脑瓌t,運(yùn)算指令和多浮點(diǎn)數(shù)據(jù)的執(zhí)行處理過程。設(shè)計了多操作數(shù)四則混合運(yùn)算內(nèi)部模塊運(yùn)算指令集和尋址存儲控制模塊數(shù)據(jù)傳輸指令集。（2）設(shè)計了尋址存儲控制模塊的內(nèi)部結(jié)構(gòu),包括指令數(shù)據(jù)緩存、主控制器、存儲器和寄存器堆四個模塊。具有多種尋址操作,能夠?qū)崿F(xiàn)模塊內(nèi)部的數(shù)據(jù)相互傳輸,組織參與運(yùn)算的多浮點(diǎn)操作數(shù)。（3）完成了多操作數(shù)單精度浮點(diǎn)數(shù)算術(shù)運(yùn)算模... 

【文章來源】：廣西科技大學(xué)廣西壯族自治區(qū)

【文章頁數(shù)】：71 頁

【學(xué)位級別】：碩士

【部分圖文】：

多操作數(shù)四則混合運(yùn)算控制框圖

可以根據(jù)中央控制器的需要讀走，同時也為浮點(diǎn)轉(zhuǎn)定點(diǎn)模塊提供浮點(diǎn)操作數(shù)，由于外部模擬量采集處理是定點(diǎn)數(shù)據(jù)源，采樣結(jié)果是以定點(diǎn)數(shù)存儲在FPGA中，需要通過定點(diǎn)轉(zhuǎn)浮點(diǎn)模塊轉(zhuǎn)換成浮點(diǎn)數(shù)，采集的過程由FPGA外部擴(kuò)展ADC來實現(xiàn)，如圖2-2所示。圖2-2 處理結(jié)構(gòu)框圖Figure 2-2 Processing block diagram進(jìn)行運(yùn)算的操作數(shù)來源設(shè)計有四種通道：系統(tǒng)數(shù)據(jù)總線、寄存器堆、累加寄存器和存儲器模塊，在傳輸控制的過程中，主要通過設(shè)計尋址存儲控制模塊來對操作數(shù)進(jìn)行尋址、存儲，尋址到浮點(diǎn)操作數(shù)后將操作數(shù)放在寄存器堆中存儲起來，并根據(jù)需要為設(shè)計的算術(shù)運(yùn)算模塊提供操作數(shù)，執(zhí)行32位浮點(diǎn)數(shù)的加、減、乘、除運(yùn)算工作，因此尋址存儲控制模塊內(nèi)部的數(shù)據(jù)都是以浮點(diǎn)數(shù)形式尋址、存儲的，最后通過寄存器堆傳輸?shù)剿阈g(shù)運(yùn)算模塊中進(jìn)行浮點(diǎn)數(shù)的四則混合運(yùn)算，只是模擬量的采集結(jié)果需要將定點(diǎn)數(shù)進(jìn)行轉(zhuǎn)換浮點(diǎn)數(shù)。

第三章 尋址存儲控制模塊設(shè)計.1 尋址存儲控制模塊工作原理根據(jù)第二章的分析，實現(xiàn)32位浮點(diǎn)數(shù)四則混合運(yùn)算，需要完成尋址存儲控操作數(shù)浮點(diǎn)數(shù)算術(shù)運(yùn)算控制，尋址存儲控制模塊的設(shè)計是應(yīng)用FPGA并行處理，采用了模塊化思想，一共分為指令數(shù)據(jù)緩存、主控制器、存儲器、寄存器子模塊，并根據(jù)控制需求可以對存儲器、寄存器堆進(jìn)行多種尋址操作，尋址制模塊主要功能是通過中央控制器發(fā)送來的指令字，完成多種尋址方式并組數(shù)傳輸?shù)蕉嗖僮鲾?shù)單精度浮點(diǎn)數(shù)算術(shù)運(yùn)算模塊參與四則混合運(yùn)算。模塊結(jié)構(gòu)圖3-1。

【參考文獻(xiàn)】：
期刊論文
[1]基于FPGA的尋址與運(yùn)算操作數(shù)存儲IP核設(shè)計[J]. 李克儉,李洋,柯寶中,雷琳.  廣西科技大學(xué)學(xué)報. 2017(04)
[2]PLC在工業(yè)自動化領(lǐng)域中的應(yīng)用與發(fā)展趨勢分析[J]. 王晨雨.  石化技術(shù). 2017(07)
[3]基于FPGA的PLC浮點(diǎn)運(yùn)算系統(tǒng)的設(shè)計與實現(xiàn)[J]. 曹鵬,張彤,馮磊.  桂林電子科技大學(xué)學(xué)報. 2017(03)
[4]PLC未來發(fā)展趨勢[J]. 費(fèi)光彥.  黑龍江科技信息. 2017(11)
[5]基于FPGA的高速浮點(diǎn)FFT/IFFT處理器設(shè)計與實現(xiàn)[J]. 蘇斌,劉暢,潘志剛.  中國科學(xué)院大學(xué)學(xué)報. 2015(02)
[6]基于FPGA的浮點(diǎn)運(yùn)算研究[J]. 黃亞晴,徐朝陽.  電子世界. 2014(11)
[7]中空成型機(jī)型坯壁厚控制系統(tǒng)的設(shè)計與研究[J]. 杜巧連,舒柏和.  塑料工業(yè). 2012(12)
[8]注吹瓶機(jī)電氣控制系統(tǒng)的設(shè)計[J]. 文瀾,周常凱,李暉.  廣西工學(xué)院學(xué)報(自然科學(xué)版). 2010(02)
[9]PLC浮點(diǎn)數(shù)運(yùn)算指令的應(yīng)用舉例[J]. 張春鵬.  科技咨詢導(dǎo)報. 2007(16)

博士論文
[1]高性能浮點(diǎn)算術(shù)單元VLSI實現(xiàn)的關(guān)鍵技術(shù)[D]. 劉德.哈爾濱工業(yè)大學(xué) 2016

碩士論文
[1]浮點(diǎn)傅里葉變換硬件架構(gòu)綜合研究[D]. 馮淦.中國科學(xué)技術(shù)大學(xué) 2017
[2]基于全國產(chǎn)化PLC的PID控制系統(tǒng)的研究與實現(xiàn)[D]. 楊趙鵬.西安電子科技大學(xué) 2017
[3]高性能向量協(xié)處理器的運(yùn)算單元設(shè)計與FPGA實現(xiàn)[D]. 李光赫.天津大學(xué) 2016
[4]統(tǒng)一結(jié)構(gòu)的浮點(diǎn)除法和開方運(yùn)算單元的研究與實現(xiàn)[D]. 何婷婷.國防科學(xué)技術(shù)大學(xué) 2015
[5]小型PLC的FPGA模塊總控制器的研制[D]. 孫培燕.廣西科技大學(xué) 2015
[6]小型PLC的數(shù)據(jù)配置與ARM-FPGA總線接口的研制[D]. 李剛.廣西科技大學(xué) 2015
[7]嵌入式環(huán)境下浮點(diǎn)矩陣乘法的FPGA加速關(guān)鍵技術(shù)研究[D]. 張婷.湖南大學(xué) 2013
[8]1GHz 64位高性能浮點(diǎn)加法器的設(shè)計及優(yōu)化[D]. 李星.國防科學(xué)技術(shù)大學(xué) 2013
[9]基于FPGA浮點(diǎn)運(yùn)算器的研究[D]. 戴丹丹.內(nèi)蒙古大學(xué) 2012
[10]基于軟PLC的PID控制系統(tǒng)的設(shè)計與實現(xiàn)[D]. 姜海濤.中國科學(xué)院研究生院（沈陽計算技術(shù)研究所） 2012



本文編號：3020344