在導彈的慣性測量單元中,陀螺儀和加速度計的測量:精度是影響制導率的重要因素,而導彈的實測會耗費大量的人力物力。因此,將真實的慣性測量單元元引入仿真回路進行慣導系統(tǒng)的半實物仿真,通過對慣性測量單元與轉(zhuǎn)臺實時數(shù)據(jù)的采集能夠測試陀螺儀的測量誤差,并依此進行精度補償。由于仿真過程中非實時計算機的頻繁中斷,難以對慣性測量單元和轉(zhuǎn)臺實時數(shù)據(jù)進行可靠地同步采集,因此研究一種穩(wěn)定、高效的同步數(shù)據(jù)采集裝置很有必要性。論文對慣導系統(tǒng)半實物仿真中的同步數(shù)據(jù)采集裝置進行設計,設技了由FPGA邏輯單元和應用程序組成的同步數(shù)據(jù)采集方案。FPGA邏輯單元通過Verilog諾言對硬件邏輯進行了自上而下的模塊化設計,包括串口數(shù)據(jù)接收模塊、光纖數(shù)據(jù)接收模塊、同步誤差計數(shù)模塊、數(shù)字復接模塊以及合路數(shù)據(jù)轉(zhuǎn)發(fā)模塊,實現(xiàn)了兩路數(shù)據(jù)的同步接收、數(shù)字復接以及合路數(shù)據(jù)的上傳。應用程序通過對USB固件程序、上位機Winform程序以及Matlab程序的設計,分別實現(xiàn)對合路數(shù)據(jù)的轉(zhuǎn)發(fā)、對USB數(shù)據(jù)包的接收和整個仿真流程的控制以及對仿真結束后的姿態(tài)誤差分析。此外,對本系統(tǒng)進行誤碼建模,并設計了誤碼檢測的方案,在FPGA中設計m序列發(fā)生器,測... 

【文章來源】：西安工業(yè)大學陜西省

【文章頁數(shù)】：81 頁

【學位級別】：碩士

【部分圖文】：

圖１．１慣導系統(tǒng)半實物仿真基本結構框圖??

數(shù)據(jù)的同步采集及上傳，上位機對接收的數(shù)據(jù)進行數(shù)據(jù)處理并對整個仿真流程進行控制，??而官方提供的數(shù)據(jù)接收軟件不能滿足需求，因此本文利用Ｃ＃語言對ＷｉｎＦｏｒｍ窗體應用程??序進行設計，用來控制整個仿真流程并對數(shù)據(jù)進行接收，圖１．２為半實物仿真系統(tǒng)總體框??架圖。??轉(zhuǎn)臺實時免位置??ｒ￣?，??Ｉ模擬角位置?Ｉ模擬角位置Ｉ??三軸轉(zhuǎn)臺？??轉(zhuǎn)臺計算機？?仿真計算機??ｉ?ｉ??慣組?????４Ｈ?模擬加速度??開反彈??始饋道??仿信軌??實測位姿?ｖ?ｖ?實時角位置?真號跡??程控電源?ＦＰＧＡ???Ｌｉｌ??上位機??圖１．２系統(tǒng)總體框架圖??如圖所示，該慣導系統(tǒng)半實物仿真由上位機、仿真計算機、轉(zhuǎn)臺下位機、三軸轉(zhuǎn)臺、??慣組、程控電源以及ＦＰＧＡ組成。兩路數(shù)據(jù)的同步采集及上位機控制的仿真流程如下：??通過串口將一條完整的彈道軌跡發(fā)送至仿真計算機進行彈道方程的逆運算，解算完成后，??仿真計算機發(fā)出反饋信號，上位機收到反饋信號后，通過程控電源給慣組上電，開啟數(shù)據(jù)??接收并向仿真計算機發(fā)送開始命令，仿真計算機接收到控制命令后，以為步長向轉(zhuǎn)??臺計算機和慣組發(fā)送模擬角位置和模擬加速度，慣組根據(jù)敏感到轉(zhuǎn)臺的角位置結合模擬加??速度進行慣導解算，通過ＲＳ４２２串口發(fā)送給ＦＰＧＡ，?ＦＰＧＡ在接收到每１〇７／？，發(fā)送來的一??幀串口數(shù)據(jù)的幀頭時

．本文的目的是在慣導測試系統(tǒng)的基礎，設計同步數(shù)據(jù)采集裝置配合上位機完成對慣組??數(shù)據(jù)和實時轉(zhuǎn)臺下位機數(shù)據(jù)的同步數(shù)據(jù)采集。經(jīng)過分析，整個設計的基本功能如下：??（１）能夠采集慣組２８０ｂｙｔｅ／１０ｗ，ｖ輸出的ＲＳ４２２串口數(shù)據(jù)，波特率為９２丨６００ｂｐｓ。??（２）能夠采集轉(zhuǎn)臺下位機發(fā)送ｌＯＯｂｙｔｅ／頓的光纖接口數(shù)據(jù)。??（３）采集并實時上傳每１０／＾慣組輸入的串口數(shù)據(jù)和轉(zhuǎn)臺下位機發(fā)送的實時數(shù)據(jù)，??兩路數(shù)據(jù)的采集同步誤差可控且控制在之內(nèi)，裝置的誤碼率要求控制在以內(nèi)。??（４）上位機軟件能夠?qū)崟r接收兩路數(shù)據(jù)并對其進行解析、保存和顯示。并且上位機??軟件能控制整個慣導系統(tǒng)的半實物仿真流程。??２．２同步數(shù)據(jù)采集裝置方案設計??本文主要研究慣導系統(tǒng)半實物仿真過程中對仿真轉(zhuǎn)臺和慣組的同步采集裝置，主要包??括ＦＰＧＡ邏輯單元設計及應用程序設計。因此，該裝置的方案設計將由兩個方面展開，??總體方案框圖如圖２．１所示，圖中細箭頭為控制信號，粗箭頭為數(shù)據(jù)信號。??ｒ?ｊ?ｒ?ｊ??

【參考文獻】：
期刊論文
[1]嵌入式實時網(wǎng)絡通信技術分析[J]. 李春馨.  信息系統(tǒng)工程. 2019(02)
[2]基于計算機仿真技術的發(fā)展及其應用[J]. 郝雅萍.  電子技術與軟件工程. 2018(20)
[3]傳感器高速采集傳輸系統(tǒng)中Aurora協(xié)議測試分析[J]. 劉京,何怡剛,羅旗舞,史露強.  傳感器與微系統(tǒng). 2018(10)
[4]C#串口高效可靠的接收方案設計[J]. 劉馬飛.  物聯(lián)網(wǎng)技術. 2018(08)
[5]基于FPGA的高速光纖通信基帶板的設計[J]. 袁行猛,徐蘭天.  電子產(chǎn)品世界. 2018(07)
[6]基于嵌入式系統(tǒng)和虛擬現(xiàn)實技術的制導律仿真平臺設計與實現(xiàn)[J]. 王欣,郭鑫,劉旭.  彈箭與制導學報. 2018(02)
[7]基于USB2.0的多串口數(shù)據(jù)采集設計[J]. 郭敏,莊信武,任海波,王向東.  國外電子測量技術. 2017(11)
[8]基于FPGA和USB2.0的數(shù)據(jù)采集系統(tǒng)[J]. 陳柯勛,王振田,王飛.  工業(yè)技術創(chuàng)新. 2017(05)
[9]一種基于FX2與FPGA聯(lián)用實現(xiàn)USB2.0通信協(xié)議的方法[J]. 莊洪毅.  電子測量技術. 2017(04)
[10]CRC16校驗碼移位算法及VHDL實現(xiàn)[J]. 王玉玲,王燕鋒.  電子技術與軟件工程. 2017(07)

碩士論文
[1]USB2.0接口多通道數(shù)據(jù)采集系統(tǒng)的設計[D]. 郭艷.西安理工大學 2018
[2]基于CRC直驅(qū)表法的高速數(shù)據(jù)遠距離傳輸方案的設計與實現(xiàn)[D]. 郭慧玉.中北大學 2018
[3]慣導測試系統(tǒng)多串口高速并行傳輸裝置的研究[D]. 夏為丙.西安工業(yè)大學 2018
[4]基于FPGA的高速光纖通信數(shù)據(jù)傳輸技術的研究與實現(xiàn)[D]. 李亮.吉林大學 2017
[5]飛行器姿態(tài)控制半實物仿真系統(tǒng)設計[D]. 王雪松.哈爾濱工程大學 2017
[6]基于FPGA的USB長距離光纖傳輸裝置的研究與設計[D]. 章玉杰.華中科技大學 2015
[7]基于高速串口的數(shù)據(jù)采集處理系統(tǒng)的設計與實現(xiàn)[D]. 冉焱.西安電子科技大學 2014
[8]基于FPGA的高速光纖通信數(shù)據(jù)傳輸技術的研究與實現(xiàn)[D]. 龔壘.西安電子科技大學 2014
[9]基于FPGA實現(xiàn)高速串口通信的電路設計[D]. 薛梁.華中科技大學 2014
[10]基于FPGA的以太網(wǎng)和串口數(shù)據(jù)傳輸系統(tǒng)設計與實現(xiàn)[D]. 楊威.哈爾濱工程大學 2013



本文編號：2967253