多圖像傳感器數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
發(fā)布時間:2020-03-11 16:49
【摘要】:Android系統(tǒng)作為主流的嵌入式操作系統(tǒng)之一僅能提供對單一圖像傳感器的支持,因此不能滿足人們對多圖像傳感器的數(shù)據(jù)采集需求。針對這一問題,文中提出了解決方案。該方案采用FPGA作為傳感器采集接口,使用接口共享的方式與傳統(tǒng)ARM處理器的圖像采集口相連,在用戶層采用Android NDK技術(shù)控制GPIO使用自定義協(xié)議與FPGA交互,最終可以實(shí)現(xiàn)對多圖像傳感器的控制和圖像采集。實(shí)踐證明,該方案可以較好地解決多傳感器圖像的預(yù)覽和采集問題,在視頻監(jiān)控、全景成像等領(lǐng)域應(yīng)用廣泛。
【圖文】:
208C8,共208個引腳,滿足設(shè)計(jì)要求。首先將所有的8個圖像傳感器連接到FPGA上,由FPGA進(jìn)行數(shù)據(jù)的選通和時序的處理,最終從FPGA引出1組接口與imx536的CSI接口相連,為了進(jìn)一步壓縮所用的引腳數(shù)量,考慮到8組傳感器的時序具有同步性,我們使用FPGA為所有的傳感器提供統(tǒng)一的時鐘信號,并在硬件PCB設(shè)計(jì)上采用等長線設(shè)計(jì),這樣可以保證所有傳感器擁有近似統(tǒng)一的時序特性,因此僅需獲取1個傳感器的像素時鐘信號、行同步信號和場同步信號即可獲取整個傳感器系統(tǒng)的時序特征,從而達(dá)到節(jié)省引腳資源的要求。最終的系統(tǒng)框圖如圖1所示。圖1系統(tǒng)硬件互連框圖2FPGA與ARM的接口設(shè)計(jì)完成了硬件互連設(shè)計(jì)后,還需要設(shè)計(jì)FPGA的功能使其允許imx536控制圖像傳感器,,實(shí)現(xiàn)傳感器切換、視頻預(yù)覽模式和拍照模式切換等功能?紤]到imx536核心板提供了通用輸入輸出(GPIO)引腳,我們可以通過GPIO控制FPGA,通過FPGA的內(nèi)部邏輯實(shí)現(xiàn)以上切換功能。FPGA功能由3個模塊組成:時鐘模塊、數(shù)據(jù)選通模塊和控制模塊。其中時鐘管理模塊產(chǎn)生系統(tǒng)工作時鐘和8個同頻同相時鐘作為攝像頭的主時鐘;數(shù)據(jù)選通模塊與8個傳感器的數(shù)據(jù)引腳相連,根據(jù)控制模塊的控制信號選通對應(yīng)的攝像頭數(shù)據(jù);而控制模塊則負(fù)責(zé)接收ARM處理器的3個GPIO信號。文中設(shè)計(jì)中采用了imx536的3個GPIO引腳來實(shí)現(xiàn),分別為模式切換引腳MODE、攝像頭選擇引腳CHANGE和發(fā)送引腳SEND。具體工作流程如下:視頻采集模式時MODE引腳為低電平,每當(dāng)檢測到CHANGE引腳的上升沿,F(xiàn)PGA輸出的傳感器數(shù)據(jù)依次從1號傳感器至8號傳感器切換。視頻預(yù)覽模式下的時序圖如圖2所示,圖中CAMn代表來自第n個圖像傳感器的數(shù)據(jù)。圖2預(yù)覽模式時序圖當(dāng)MODE引腳置位高電平時系統(tǒng)進(jìn)入拍照模式,此模式下FPGA會依次發(fā)送來自不同攝像?
本文編號:2586313
【圖文】:
208C8,共208個引腳,滿足設(shè)計(jì)要求。首先將所有的8個圖像傳感器連接到FPGA上,由FPGA進(jìn)行數(shù)據(jù)的選通和時序的處理,最終從FPGA引出1組接口與imx536的CSI接口相連,為了進(jìn)一步壓縮所用的引腳數(shù)量,考慮到8組傳感器的時序具有同步性,我們使用FPGA為所有的傳感器提供統(tǒng)一的時鐘信號,并在硬件PCB設(shè)計(jì)上采用等長線設(shè)計(jì),這樣可以保證所有傳感器擁有近似統(tǒng)一的時序特性,因此僅需獲取1個傳感器的像素時鐘信號、行同步信號和場同步信號即可獲取整個傳感器系統(tǒng)的時序特征,從而達(dá)到節(jié)省引腳資源的要求。最終的系統(tǒng)框圖如圖1所示。圖1系統(tǒng)硬件互連框圖2FPGA與ARM的接口設(shè)計(jì)完成了硬件互連設(shè)計(jì)后,還需要設(shè)計(jì)FPGA的功能使其允許imx536控制圖像傳感器,,實(shí)現(xiàn)傳感器切換、視頻預(yù)覽模式和拍照模式切換等功能?紤]到imx536核心板提供了通用輸入輸出(GPIO)引腳,我們可以通過GPIO控制FPGA,通過FPGA的內(nèi)部邏輯實(shí)現(xiàn)以上切換功能。FPGA功能由3個模塊組成:時鐘模塊、數(shù)據(jù)選通模塊和控制模塊。其中時鐘管理模塊產(chǎn)生系統(tǒng)工作時鐘和8個同頻同相時鐘作為攝像頭的主時鐘;數(shù)據(jù)選通模塊與8個傳感器的數(shù)據(jù)引腳相連,根據(jù)控制模塊的控制信號選通對應(yīng)的攝像頭數(shù)據(jù);而控制模塊則負(fù)責(zé)接收ARM處理器的3個GPIO信號。文中設(shè)計(jì)中采用了imx536的3個GPIO引腳來實(shí)現(xiàn),分別為模式切換引腳MODE、攝像頭選擇引腳CHANGE和發(fā)送引腳SEND。具體工作流程如下:視頻采集模式時MODE引腳為低電平,每當(dāng)檢測到CHANGE引腳的上升沿,F(xiàn)PGA輸出的傳感器數(shù)據(jù)依次從1號傳感器至8號傳感器切換。視頻預(yù)覽模式下的時序圖如圖2所示,圖中CAMn代表來自第n個圖像傳感器的數(shù)據(jù)。圖2預(yù)覽模式時序圖當(dāng)MODE引腳置位高電平時系統(tǒng)進(jìn)入拍照模式,此模式下FPGA會依次發(fā)送來自不同攝像?
本文編號:2586313
本文鏈接:http://www.sikaile.net/kejilunwen/zidonghuakongzhilunwen/2586313.html
最近更新
教材專著