本文關(guān)鍵詞：便攜式高速數(shù)據(jù)采集與波形回現(xiàn)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

  更多相關(guān)文章： 高速數(shù)據(jù)采集 FPGA 隨機(jī)等效采樣 短時(shí)間測(cè)量 隨機(jī)排序算法

【摘要】：隨著數(shù)字系統(tǒng)的飛速發(fā)展,超高速數(shù)據(jù)流已成為現(xiàn)代數(shù)字系統(tǒng)的一個(gè)主要特征。伴隨著信號(hào)頻率的不斷上升,數(shù)字系統(tǒng)的前端就需要用到高速,甚至超高速的數(shù)據(jù)采集系統(tǒng)來(lái)對(duì)信號(hào)進(jìn)行采樣以實(shí)現(xiàn)對(duì)信號(hào)的傳輸。隨著越來(lái)越多的應(yīng)用場(chǎng)合,如野外作業(yè)場(chǎng)地和設(shè)備生產(chǎn)現(xiàn)場(chǎng),希望在對(duì)信號(hào)進(jìn)行采集后可以直接回現(xiàn)出原信號(hào),以便直接對(duì)信號(hào)進(jìn)行分析和觀察等,因此便攜式數(shù)據(jù)采集及波形回現(xiàn)系統(tǒng)就有了一定的發(fā)展空間。本論文設(shè)計(jì)并實(shí)現(xiàn)了一種硬件結(jié)構(gòu)簡(jiǎn)單、穩(wěn)定性高、精度高、功耗低的高速數(shù)據(jù)采集及波形回現(xiàn)系統(tǒng),包括硬件平臺(tái)的設(shè)計(jì)和Verilog HDL(Verilog Hardware Design Language,Verilog硬件編程語(yǔ)言)語(yǔ)言編程。系統(tǒng)采用FPGA(Field Programmable Gate Array,現(xiàn)場(chǎng)可編程門陣列)+隨機(jī)等效采樣的結(jié)構(gòu)來(lái)實(shí)現(xiàn),不僅能對(duì)高速信號(hào)進(jìn)行采樣,還可直接重構(gòu)出被采樣信號(hào)。本文的主要研究?jī)?nèi)容如下所述:首先對(duì)現(xiàn)有的數(shù)據(jù)采集方法進(jìn)行分析,確定了系統(tǒng)的數(shù)據(jù)采集方案:采用實(shí)時(shí)采樣和隨機(jī)等效采樣結(jié)合的工作方式。當(dāng)信號(hào)頻率較低時(shí)使用實(shí)時(shí)采樣,當(dāng)信號(hào)頻率較高時(shí)使用隨機(jī)等效采樣。實(shí)時(shí)采樣可直接進(jìn)行,無(wú)需對(duì)采樣數(shù)據(jù)進(jìn)行額外的處理便可直接恢復(fù)出原信號(hào);而隨機(jī)等效采樣則需要一定的觸發(fā)采樣過(guò)程和信號(hào)處理過(guò)程才可實(shí)現(xiàn)對(duì)原信號(hào)的重構(gòu),因此本設(shè)計(jì)的研究重點(diǎn)將放在隨機(jī)等效采樣的實(shí)現(xiàn)上。對(duì)隨機(jī)等效采樣而言,使用中等采樣速率的AD(Analog to Digital,模數(shù)變換)芯片即可達(dá)到較高的等效采樣率,這不僅減小了實(shí)現(xiàn)難度,還可避免使用GSPS級(jí)別采樣率的芯片,以免信號(hào)頻率過(guò)高,產(chǎn)生串?dāng)_、干擾、抖動(dòng)等現(xiàn)象從而影響系統(tǒng)工作的穩(wěn)定性。隨后,對(duì)隨機(jī)等效采樣的兩個(gè)關(guān)鍵技術(shù):短時(shí)間測(cè)量和波形重構(gòu)技術(shù)做了介紹。重點(diǎn)研究了現(xiàn)有的短時(shí)間測(cè)量方法,分析了其優(yōu)缺點(diǎn),以便最終可與本設(shè)計(jì)使用的時(shí)間測(cè)量方法進(jìn)行對(duì)比,突顯它的優(yōu)越性。其次根據(jù)制定好的數(shù)據(jù)采集方案設(shè)計(jì)了硬件平臺(tái)。采用FPGA作為系統(tǒng)的主控制器和運(yùn)算器來(lái)協(xié)調(diào)各模塊的工作,完成對(duì)各模塊的控制及數(shù)據(jù)交換,同時(shí)實(shí)現(xiàn)隨機(jī)排序算法。分別以比較器、AD采樣芯片、DA(Digital to Analog,數(shù)模變換)轉(zhuǎn)換芯片為核心完成了觸發(fā)電路、模數(shù)轉(zhuǎn)換模塊和數(shù)模轉(zhuǎn)換模塊的電路設(shè)計(jì)。給出了系統(tǒng)電源模塊的詳細(xì)設(shè)計(jì),講述了系統(tǒng)的PCB(Printed circuit board,印刷電路板)布局布線。然后將系統(tǒng)劃分為更具體的模塊,詳細(xì)介紹了各模塊的實(shí)現(xiàn)原理。以實(shí)現(xiàn)隨機(jī)等效采樣為主,使用Verilog HDL語(yǔ)言實(shí)現(xiàn)了模塊化的結(jié)構(gòu),完成了觸發(fā)整形模塊、短時(shí)間測(cè)量模塊和波形重構(gòu)等模塊的編程。同時(shí)使用嵌入式邏輯分析儀Signal Tap II對(duì)各模塊的重要信號(hào)進(jìn)行分析,結(jié)合仿真結(jié)果來(lái)詳細(xì)講述各模塊的實(shí)現(xiàn)原理和實(shí)現(xiàn)過(guò)程。其中,短時(shí)間測(cè)量模塊通過(guò)使用一種新型時(shí)間測(cè)量方法——狀態(tài)法來(lái)測(cè)量時(shí)間,該方法無(wú)需額外硬件開銷即可達(dá)到納秒級(jí)的測(cè)量精度。在波形重構(gòu)時(shí)優(yōu)化了隨機(jī)排序算法,進(jìn)一步提高了系統(tǒng)的性能。因此,新型的時(shí)間測(cè)量方法和優(yōu)化后的隨機(jī)排序算法是本設(shè)計(jì)的兩個(gè)亮點(diǎn)。最后,通過(guò)給系統(tǒng)提供輸入信號(hào)并對(duì)其進(jìn)行采樣,再使用示波器觀察重構(gòu)出的波形即可驗(yàn)證本文設(shè)計(jì)的高速數(shù)據(jù)采集與波形回現(xiàn)系統(tǒng)是否能夠滿足系統(tǒng)的指標(biāo)要求。文章結(jié)尾對(duì)本文的工作進(jìn)行了總結(jié),指出了設(shè)計(jì)上的不足之處,并展望了下一階段的具體工作,以期對(duì)系統(tǒng)做出改進(jìn)。
【關(guān)鍵詞】：高速數(shù)據(jù)采集 FPGA 隨機(jī)等效采樣 短時(shí)間測(cè)量 隨機(jī)排序算法
【學(xué)位授予單位】：杭州電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類號(hào)】：TP274.2
【目錄】：

• 摘要5-7
• ABSTRACT7-11
• 第1章 緒論11-15
• 1.1 課題研究背景及意義11-13
• 1.1.1 高速數(shù)據(jù)采集概述11
• 1.1.2 數(shù)據(jù)采集發(fā)展現(xiàn)狀11-12
• 1.1.3 課題研究意義12-13
• 1.2 系統(tǒng)技術(shù)指標(biāo)及課題研究任務(wù)13
• 1.2.1 技術(shù)指標(biāo)13
• 1.2.2 課題研究任務(wù)13
• 1.3 論文主要內(nèi)容及結(jié)構(gòu)安排13-15
• 第2章 數(shù)據(jù)采集方案的制定及其關(guān)鍵技術(shù)研究15-27
• 2.1 數(shù)據(jù)采集方案分析15-21
• 2.1.1 實(shí)時(shí)采樣15-16
• 2.1.2 等效采樣16-21
• 2.1.3 系統(tǒng)數(shù)據(jù)采集方案21
• 2.2 隨機(jī)等效采樣的關(guān)鍵技術(shù)21-26
• 2.2.1 短時(shí)間測(cè)量技術(shù)21-25
• 2.2.2 波形重構(gòu)技術(shù)25-26
• 2.3 本章小結(jié)26-27
• 第3章 系統(tǒng)硬件平臺(tái)設(shè)計(jì)27-41
• 3.1 系統(tǒng)設(shè)計(jì)方案及主要芯片選型27-33
• 3.1.1 控制模塊27-29
• 3.1.2 觸發(fā)模塊29-30
• 3.1.3 采樣模塊30-32
• 3.1.4 測(cè)時(shí)模塊32
• 3.1.5 存儲(chǔ)模塊32
• 3.1.6 重構(gòu)模塊32-33
• 3.2 系統(tǒng)硬件電路設(shè)計(jì)33-38
• 3.2.1 系統(tǒng)硬件構(gòu)成33-34
• 3.2.2 觸發(fā)電路34-35
• 3.2.3 模數(shù)轉(zhuǎn)換電路35
• 3.2.4 數(shù)模轉(zhuǎn)換電路35-36
• 3.2.5 電源模塊36-38
• 3.2.6 其他外圍電路38
• 3.3 PCB布局布線38-40
• 3.4 本章小結(jié)40-41
• 第4章 系統(tǒng)的FPGA實(shí)現(xiàn)及測(cè)試結(jié)果41-60
• 4.1 隨機(jī)等效采樣模塊構(gòu)成41-42
• 4.2 時(shí)鐘模塊42-44
• 4.2.1 時(shí)鐘模塊概述42-43
• 4.2.2 時(shí)鐘模塊的FPGA實(shí)現(xiàn)43-44
• 4.3 ADC控制模塊44-45
• 4.4 觸發(fā)整形模塊45-46
• 4.4.1 觸發(fā)整形模塊概述45
• 4.4.2 觸發(fā)整形模塊的FPGA實(shí)現(xiàn)45-46
• 4.5 數(shù)據(jù)暫存模塊46-49
• 4.5.1 數(shù)據(jù)暫存模塊概述46-47
• 4.5.2 數(shù)據(jù)暫存模塊的FPGA實(shí)現(xiàn)47-49
• 4.6 短時(shí)間測(cè)量模塊49-53
• 4.6.1 短時(shí)間測(cè)量模塊概述49-51
• 4.6.2 短時(shí)間測(cè)量模塊的FPGA實(shí)現(xiàn)51-53
• 4.7 波形重構(gòu)模塊53-57
• 4.7.1 波形重構(gòu)模塊概述53-54
• 4.7.2 波形重構(gòu)模塊的FPGA實(shí)現(xiàn)54-57
• 4.8 系統(tǒng)測(cè)試結(jié)果57-59
• 4.9 本章小結(jié)59-60
• 第5章 總結(jié)與展望60-62
• 5.1 本文工作總結(jié)60
• 5.2 對(duì)后續(xù)工作的展望60-62
• 致謝62-63
• 參考文獻(xiàn)63-66
• 附錄66-70

【相似文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 趙小英,趙艷,任力生;高速數(shù)據(jù)采集預(yù)處理系統(tǒng)[J];河北工業(yè)大學(xué)學(xué)報(bào);2000年06期

2 金永賢;新型高速數(shù)據(jù)采集方法研究[J];華東交通大學(xué)學(xué)報(bào);2000年01期

3 畢友明,楊鐵梅;線陣CCD高速數(shù)據(jù)采集與處理系統(tǒng)[J];太原重型機(jī)械學(xué)院學(xué)報(bào);2000年01期

4 吳清收,魏紹亮,袁杰,張忠陽(yáng);兩路并行高速數(shù)據(jù)采集與處理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J];山東科技大學(xué)學(xué)報(bào)(自然科學(xué)版);2002年02期

5 崔文柏;袁國(guó)良;鄭學(xué)峰;;高速數(shù)據(jù)采集的幾種方法探討[J];試驗(yàn)技術(shù)與試驗(yàn)機(jī);2002年Z1期

6 儲(chǔ)岳中,張紹德;基于VisualC++的高速數(shù)據(jù)采集及其應(yīng)用[J];工業(yè)控制計(jì)算機(jī);2004年11期

7 任天平;朱小謙;;低速器件實(shí)現(xiàn)高速數(shù)據(jù)采集[J];創(chuàng)新科技;2004年10期

8 唐林波,趙保軍,韓月秋;超高速數(shù)據(jù)采集與處理系統(tǒng)的設(shè)計(jì)及應(yīng)用[J];系統(tǒng)工程與電子技術(shù);2005年07期

9 沈羽;齊偉民;張毅;;實(shí)時(shí)高速數(shù)據(jù)采集與存儲(chǔ)系統(tǒng)的一種實(shí)現(xiàn)方法[J];微計(jì)算機(jī)信息;2006年01期

10 劉忠;黃健全;徐坤;;流水線技術(shù)在高速數(shù)據(jù)采集中的應(yīng)用[J];計(jì)算機(jī)工程與應(yīng)用;2006年20期

中國(guó)重要會(huì)議論文全文數(shù)據(jù)庫(kù) 前10條

1 孫杰;;高速數(shù)據(jù)采集的全新解決方案[A];21世紀(jì)中國(guó)電子儀器發(fā)展戰(zhàn)略研討會(huì)文集[C];2004年

2 劉布民;王旭東;羅剛;;高速數(shù)據(jù)采集系統(tǒng)時(shí)鐘設(shè)計(jì)[A];電工理論與新技術(shù)學(xué)術(shù)年會(huì)論文集[C];2005年

3 尚志武;萬(wàn)淑敏;王太勇;;基于高速數(shù)據(jù)采集和實(shí)時(shí)信號(hào)分析的結(jié)構(gòu)實(shí)驗(yàn)分析系統(tǒng)的研究與應(yīng)用[A];中國(guó)儀器儀表學(xué)會(huì)第三屆青年學(xué)術(shù)會(huì)議論文集（下）[C];2001年

4 楊東凱;馮淵;;基于EZ-USB FX2的高速數(shù)據(jù)采集系統(tǒng)軟件設(shè)計(jì)[A];全國(guó)第二屆信號(hào)處理與應(yīng)用學(xué)術(shù)會(huì)議�？痆C];2008年

5 鄭戈;劉光斌;;基于USB2.0的高速數(shù)據(jù)采集技術(shù)[A];第十七屆全國(guó)測(cè)控計(jì)量?jī)x器儀表學(xué)術(shù)年會(huì)（MCMI'2007）論文集（下冊(cè)）[C];2007年

6 李善文;林輝;;基于PCI-1716的高速數(shù)據(jù)采集系統(tǒng)方案設(shè)計(jì)[A];第三屆全國(guó)虛擬儀器大會(huì)論文集[C];2008年

7 張全金;周輝;;基于FPGA的高速數(shù)據(jù)采集設(shè)計(jì)[A];2011年全國(guó)微波毫米波會(huì)議論文集（下冊(cè)）[C];2011年

8 唐宗軍;楊光;王維;欽蘭云;;基于DSP和單片機(jī)的高速數(shù)據(jù)采集與處理系統(tǒng)[A];第二屆全國(guó)信息獲取與處理學(xué)術(shù)會(huì)議論文集[C];2004年

9 張訓(xùn)文;楊敏;韓青;楊萱;;基于PCI總線的高速數(shù)據(jù)采集程序設(shè)計(jì)[A];第九屆全國(guó)信息獲取與處理學(xué)術(shù)會(huì)議論文集Ⅱ[C];2011年

10 楊光友;張雙清;;ARM+FPGA以太網(wǎng)高速數(shù)據(jù)采集平臺(tái)測(cè)試系統(tǒng)設(shè)計(jì)[A];2009年促進(jìn)中部崛起專家論壇暨第五屆湖北科技論壇——裝備制造產(chǎn)業(yè)發(fā)展論壇論文集（上）[C];2009年

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前10條

1 玄金;基于DSP-FPGA的高速數(shù)據(jù)采集與處理[D];西安電子科技大學(xué);2014年

2 韋偉;基于FPGA的高速數(shù)據(jù)采集與存儲(chǔ)設(shè)備的實(shí)現(xiàn)[D];西安電子科技大學(xué);2014年

3 李騰躍;脈沖波腔衰蕩光譜信號(hào)采集關(guān)鍵技術(shù)研究[D];中國(guó)海洋大學(xué);2015年

4 黃嘉智;基于LabVIEW的高速數(shù)據(jù)采集及管理系統(tǒng)設(shè)計(jì)[D];北京理工大學(xué);2016年

5 霍立剛;基于光纖傳輸?shù)母咚贁?shù)據(jù)采集與伺服接口系統(tǒng)設(shè)計(jì)[D];華中科技大學(xué);2014年

6 余新華;基于FPGA的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)[D];長(zhǎng)江大學(xué);2016年

7 劉莎莎;便攜式高速數(shù)據(jù)采集與波形回現(xiàn)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D];杭州電子科技大學(xué);2016年

8 孫秀珍;高速數(shù)據(jù)采集與存儲(chǔ)系統(tǒng)[D];南京理工大學(xué);2009年

9 徐紅偉;高速數(shù)據(jù)采集記錄裝置研制[D];哈爾濱工業(yè)大學(xué);2010年

10 何維;一種高速數(shù)據(jù)采集及存儲(chǔ)系統(tǒng)的研究[D];西北工業(yè)大學(xué);2007年

，

本文編號(hào)：1099364