針對MWC系統(tǒng)中OMP算法所涉及的最小二乘問題,通過偽逆公式轉(zhuǎn)換將問題轉(zhuǎn)變?yōu)榍蠼鈔維共軛對稱復(fù)數(shù)矩陣的逆,在FPGA平臺上設(shè)計基于改進型Cholesky分解法的復(fù)矩陣分解模塊、下三角矩陣求逆的運算模塊以及最終三角矩陣乘法的子模塊,通過邏輯資源消耗表及時序分析結(jié)果算出其運算時間,并通過ModelSim仿真驗證該模塊的正確性,并且與MATLAB運算結(jié)果進行比對。 

【文章來源】：現(xiàn)代計算機. 2020,(15)

【文章頁數(shù)】：5 頁

【部分圖文】：

圖3 分解時序圖

求逆時序圖

圖1為分解模塊框圖，該模塊的主要運算單元為3個復(fù)數(shù)浮點數(shù)乘法器，一組減法器（分別計算實部虛部）和一個浮點數(shù)除法器（用于計算倒數(shù)），三組RAM用于存儲迭代運算過程中的中間變量，RAM＿L存儲計算所得的L矩陣的下三角元素，而RAM＿C則是存儲對角矩陣D的逆矩陣元素。三個Sel為數(shù)據(jù)選擇器，分別用于選擇乘法器、減法器、除法器的輸入數(shù)據(jù)以及將輸出數(shù)據(jù)寫入到對應(yīng)RAM的地址控制操作，根據(jù)所得的迭代順序，三個乘法器用于并行計算同列標的中間變量值gi,jl*k,j(i,k>j)以及L矩陣元素，減法器則是將計算所得的中間變量進行累減操作，求得下一列的G矩陣元素，新一列的G矩陣元素根據(jù)行標大小進行有序計算，當求得第一個元素即gj,j后，倒數(shù)模塊啟動，除法器一端輸入固定參數(shù)(1f80000)16，即十進制1，作為被除數(shù)，另一端則輸入gj,j進行倒數(shù)計算。為了方便地址控制，便于后續(xù)更高維矩陣的分解計算，將每次計算的時鐘周期設(shè)置為35個，保證浮點數(shù)乘除減法模塊的運算正確性，以4維復(fù)數(shù)矩陣為例，列數(shù)為1的中間變量元素有6個，3個復(fù)數(shù)乘法器用2個計算時鐘即可求得，行標小的元素先進行計算，之后啟動累減模塊，根據(jù)減法次數(shù)消耗相應(yīng)的計算時鐘，對角倒數(shù)操作則是在減法器求第二個gi,j時并行進行，新的對角倒數(shù)求得即可進行新一列的L矩陣元素計算，此過程只涉及到乘法，此時啟動乘法器，根據(jù)減法器求得的元素順序進行下三角及中間變量計算，以此類推，由于只使用一組減法器，時鐘消耗主要在于減法計算次數(shù)。分解后L矩陣輸入到下三角求逆模塊，根據(jù)遞推公式，該模塊只涉及到乘加計算，因此結(jié)構(gòu)較為簡單，只需單個復(fù)數(shù)乘法器和一組加法器同時計算實部虛部即可，圖2為模塊圖。

【參考文獻】：
期刊論文
[1]基于FPGA的Cholesky分解矩陣求逆[J]. 陳曉東,李世平,何國強.  現(xiàn)代雷達. 2019(10)
[2]下三角矩陣求逆算法的FPGA實現(xiàn)[J]. 胥凌燕,申敏.  山西電子技術(shù). 2007(06)

碩士論文
[1]基于FPGA的矩陣求逆IP核設(shè)計技術(shù)及其實驗平臺設(shè)計[D]. 王禹.浙江大學 2016



本文編號：3598419