基于FPGA的數(shù)字延時(shí)/脈沖發(fā)生器的研制
發(fā)布時(shí)間:2023-12-10 09:19
數(shù)字延時(shí)/脈沖發(fā)生器又稱作延時(shí)器或同步裝置。在飛行時(shí)間二次離子質(zhì)譜(Time of Flight Secondary Ion Mass Spectrometry,TOF-SIMS)儀器中,延時(shí)/脈沖發(fā)生器為一次離子光學(xué)系統(tǒng)、激光后電離模塊、二次離子提取系統(tǒng)、質(zhì)量分析器和數(shù)據(jù)采集系統(tǒng)等提供高精度的同步信號,延時(shí)/脈沖發(fā)生器作為TOF-SIMS測控系統(tǒng)核心部件之一,其性能將直接影響整機(jī)儀器指標(biāo)。本文依托國家重大儀器設(shè)備開發(fā)專項(xiàng):同位素地質(zhì)學(xué)專用TOF-SIMS科學(xué)裝置,旨在研制無冗余功能、結(jié)構(gòu)簡單能夠滿足整機(jī)儀器要求的同步裝置。本文根據(jù)TOF-SIMS儀器對延時(shí)/脈沖發(fā)生器延時(shí)輸出抖動(dòng)、延時(shí)分辨率和輸出脈沖上升沿等指標(biāo)的要求,分析影響延時(shí)/脈沖發(fā)生器性能的因素,通過對三種技術(shù)方案對比,選擇了基于電容二次充電技術(shù)的設(shè)計(jì)方案。該方案采用FPGA內(nèi)部計(jì)數(shù)器實(shí)現(xiàn)10ns以上的數(shù)字延時(shí),用斜坡電路實(shí)現(xiàn)10ns以下的模擬延時(shí)并對隨機(jī)晃動(dòng)進(jìn)行補(bǔ)償。開發(fā)了延時(shí)/脈沖發(fā)生器的硬件電路,包括觸發(fā)整形電路、FPGA模塊、通訊模塊、模擬延時(shí)電路模塊、基于STM32單片機(jī)的人機(jī)交互模塊、驅(qū)動(dòng)模塊和供電模塊。其中,F...
【文章頁數(shù)】:72 頁
【學(xué)位級別】:碩士
【文章目錄】:
摘要
Abstract
第1章 緒論
1.1 研究背景及意義
1.2 國內(nèi)外研究現(xiàn)狀
1.3 主要研究內(nèi)容
第2章 延時(shí)/脈沖發(fā)生器總體方案設(shè)計(jì)
2.1 需求分析
2.2 設(shè)計(jì)方案論證
2.2.1 FPGA延時(shí)鏈技術(shù)方案
2.2.2 電流積分技術(shù)方案
2.2.3 電容二次充電技術(shù)方案
2.3 延時(shí)/脈沖發(fā)生器總體設(shè)計(jì)
2.4 本章小結(jié)
第3章 延時(shí)/脈沖發(fā)生器硬件設(shè)計(jì)
3.1 觸發(fā)信號整形電路設(shè)計(jì)
3.2 數(shù)字延時(shí)電路設(shè)計(jì)
3.2.1 FPGA芯片選型
3.2.2 Flash存儲電路及下載調(diào)試電路
3.2.3 時(shí)鐘電路及復(fù)位電路
3.2.4 自觸發(fā)模式邏輯電路
3.2.5 外觸發(fā)模式邏輯電路
3.3 模擬延時(shí)電路設(shè)計(jì)
3.3.1 D/A電路
3.3.2 斜坡電路
3.4 串口通訊電路與輸出驅(qū)動(dòng)電路設(shè)計(jì)
3.5 NiosII軟核單片機(jī)設(shè)計(jì)
3.5.1 NiosII介紹
3.5.2 NiosII軟核構(gòu)建
3.6 人機(jī)交互電路設(shè)計(jì)
3.6.1 主控芯片選型
3.6.2 下載調(diào)試電路
3.6.3 功能按鍵、旋鈕及蜂鳴器電路
3.6.4 液晶顯示電路
3.7 電源設(shè)計(jì)
3.8 硬件制作
3.8.1 主控板PCB制作
3.8.2 人機(jī)交互電路PCB制作
3.8.3 整機(jī)實(shí)物展示
3.9 本章小結(jié)
第4章 延時(shí)/脈沖發(fā)生器軟件設(shè)計(jì)
4.1 NiosII程序總體設(shè)計(jì)
4.2 NiosII子程序設(shè)計(jì)
4.2.1 Flash控制程序
4.2.2 PIO控制程序
4.2.3 DAC7565控制程序
4.2.4 NiosII串口控制程序
4.3 人機(jī)交互程序總體設(shè)計(jì)
4.4 人機(jī)交互子程序設(shè)計(jì)
4.4.1 液晶控制程序
4.4.2 菜單程序設(shè)計(jì)
4.4.3 旋鈕程序設(shè)計(jì)
4.5 本章小結(jié)
第5章 校準(zhǔn)及測試應(yīng)用
5.1 校準(zhǔn)方法設(shè)計(jì)
5.2 延時(shí)/脈沖發(fā)生器參數(shù)測試
5.2.1 測試平臺
5.2.2 外觸發(fā)抖動(dòng)測試
5.2.3 自觸發(fā)抖動(dòng)測試
5.2.4 上升沿與延時(shí)分辨率測試
5.2.5 其它參數(shù)測試
5.3 在飛行時(shí)間二次離子質(zhì)譜儀中的應(yīng)用
5.4 在激光誘導(dǎo)擊穿光譜儀器中的應(yīng)用
5.5 本章小結(jié)
第6章 全文總結(jié)
6.1 主要工作總結(jié)
6.2 下一步工作建議
參考文獻(xiàn)
作者簡介及科研成果
致謝
本文編號:3872224
【文章頁數(shù)】:72 頁
【學(xué)位級別】:碩士
【文章目錄】:
摘要
Abstract
第1章 緒論
1.1 研究背景及意義
1.2 國內(nèi)外研究現(xiàn)狀
1.3 主要研究內(nèi)容
第2章 延時(shí)/脈沖發(fā)生器總體方案設(shè)計(jì)
2.1 需求分析
2.2 設(shè)計(jì)方案論證
2.2.1 FPGA延時(shí)鏈技術(shù)方案
2.2.2 電流積分技術(shù)方案
2.2.3 電容二次充電技術(shù)方案
2.3 延時(shí)/脈沖發(fā)生器總體設(shè)計(jì)
2.4 本章小結(jié)
第3章 延時(shí)/脈沖發(fā)生器硬件設(shè)計(jì)
3.1 觸發(fā)信號整形電路設(shè)計(jì)
3.2 數(shù)字延時(shí)電路設(shè)計(jì)
3.2.1 FPGA芯片選型
3.2.2 Flash存儲電路及下載調(diào)試電路
3.2.3 時(shí)鐘電路及復(fù)位電路
3.2.4 自觸發(fā)模式邏輯電路
3.2.5 外觸發(fā)模式邏輯電路
3.3 模擬延時(shí)電路設(shè)計(jì)
3.3.1 D/A電路
3.3.2 斜坡電路
3.4 串口通訊電路與輸出驅(qū)動(dòng)電路設(shè)計(jì)
3.5 NiosII軟核單片機(jī)設(shè)計(jì)
3.5.1 NiosII介紹
3.5.2 NiosII軟核構(gòu)建
3.6 人機(jī)交互電路設(shè)計(jì)
3.6.1 主控芯片選型
3.6.2 下載調(diào)試電路
3.6.3 功能按鍵、旋鈕及蜂鳴器電路
3.6.4 液晶顯示電路
3.7 電源設(shè)計(jì)
3.8 硬件制作
3.8.1 主控板PCB制作
3.8.2 人機(jī)交互電路PCB制作
3.8.3 整機(jī)實(shí)物展示
3.9 本章小結(jié)
第4章 延時(shí)/脈沖發(fā)生器軟件設(shè)計(jì)
4.1 NiosII程序總體設(shè)計(jì)
4.2 NiosII子程序設(shè)計(jì)
4.2.1 Flash控制程序
4.2.2 PIO控制程序
4.2.3 DAC7565控制程序
4.2.4 NiosII串口控制程序
4.3 人機(jī)交互程序總體設(shè)計(jì)
4.4 人機(jī)交互子程序設(shè)計(jì)
4.4.1 液晶控制程序
4.4.2 菜單程序設(shè)計(jì)
4.4.3 旋鈕程序設(shè)計(jì)
4.5 本章小結(jié)
第5章 校準(zhǔn)及測試應(yīng)用
5.1 校準(zhǔn)方法設(shè)計(jì)
5.2 延時(shí)/脈沖發(fā)生器參數(shù)測試
5.2.1 測試平臺
5.2.2 外觸發(fā)抖動(dòng)測試
5.2.3 自觸發(fā)抖動(dòng)測試
5.2.4 上升沿與延時(shí)分辨率測試
5.2.5 其它參數(shù)測試
5.3 在飛行時(shí)間二次離子質(zhì)譜儀中的應(yīng)用
5.4 在激光誘導(dǎo)擊穿光譜儀器中的應(yīng)用
5.5 本章小結(jié)
第6章 全文總結(jié)
6.1 主要工作總結(jié)
6.2 下一步工作建議
參考文獻(xiàn)
作者簡介及科研成果
致謝
本文編號:3872224
本文鏈接:http://www.sikaile.net/kejilunwen/yiqiyibiao/3872224.html
最近更新
教材專著