Intel 8254定時(shí)器是一種通用的可編程定時(shí)/計(jì)數(shù)器,內(nèi)含3個(gè)獨(dú)立的16位計(jì)數(shù)通道,最高工作頻率可達(dá)到10 MHz,可用于大規(guī)模高速脈沖的計(jì)量。由于芯片本身的特性,使之在事件計(jì)數(shù)時(shí)存在無(wú)計(jì)數(shù)脈沖、計(jì)數(shù)值偏低、通道級(jí)聯(lián)等問(wèn)題。通過(guò)采用八相三態(tài)緩沖器74LS244結(jié)合,解決無(wú)計(jì)數(shù)脈沖問(wèn)題和計(jì)數(shù)值偏低,采用讀回命令解決通道級(jí)聯(lián)計(jì)數(shù)問(wèn)題。實(shí)驗(yàn)結(jié)果表明:本文所采取的研究方法能很好地解決8254定時(shí)/計(jì)數(shù)器所存在的三大計(jì)數(shù)問(wèn)題,從而提高了8254定時(shí)器的計(jì)數(shù)精準(zhǔn)度,拓寬了8254芯片的應(yīng)用領(lǐng)域。 

【文章來(lái)源】：電子設(shè)計(jì)工程. 2020,28(01)

【文章頁(yè)數(shù)】：6 頁(yè)

【部分圖文】：

8254的內(nèi)部接口

8254定時(shí)器外部引腳如圖3所示，其中，D0～D7為三態(tài)雙向數(shù)據(jù)端；為讀寫信號(hào)，低電平有效；為片選端，低電平有效；A0、A1為接口寄存器選擇端；CLK0～CLK2為時(shí)鐘輸入端，輸入定時(shí)/計(jì)數(shù)脈沖；GATE0～GATE2為門控制輸入端，控制計(jì)數(shù)器的啟動(dòng)或停止，高電平有效；OUT0～OUT2為輸出端，輸出波形取決于工作模式；Vcc為+5 V供電電源端；GND接地。圖3 8254外部引腳

8254外部引腳

【參考文獻(xiàn)】：
期刊論文
[1]基于單片機(jī)的脈沖信號(hào)參數(shù)測(cè)量系統(tǒng)[J]. 陳蓉,何英萍,陳紅仙.  電子設(shè)計(jì)工程. 2018(14)
[2]基于VC++的定時(shí)器的使用與比較[J]. 賈耀輝,于亞輝,潘菲菲.  電子技術(shù)與軟件工程. 2017(22)
[3]滾珠絲杠螺紋磨床傳動(dòng)誤差測(cè)量與誤差補(bǔ)償方法的研究[J]. 李漢偉,趙會(huì)波,張振興,于洋.  制造技術(shù)與機(jī)床. 2017(09)
[4]基于FPGA的高精度頻率計(jì)的設(shè)計(jì)與實(shí)現(xiàn)[J]. 姜志健,莊建軍,陳旭東,趙之軒.  電子測(cè)量技術(shù). 2017(05)
[5]8253芯片定時(shí)與計(jì)數(shù)功能在工廠中的應(yīng)用[J]. 楊書鴻.  信息與電腦(理論版). 2017(09)
[6]一種基于NE555定時(shí)器的氣敏報(bào)警器的設(shè)計(jì)[J]. 高志東,白澤生.  電子設(shè)計(jì)工程. 2017(02)
[7]基于單片機(jī)的多功能時(shí)鐘設(shè)計(jì)[J]. 熊剛,胡啟迪,陳高峰,劉晨.  電子設(shè)計(jì)工程. 2016(04)
[8]基于FPGA的PLC并行執(zhí)行定時(shí)器/計(jì)數(shù)器的設(shè)計(jì)[J]. 徐曉宇,李克儉,蔡啟仲,潘紹明,余玲.  計(jì)算機(jī)測(cè)量與控制. 2016(01)
[9]一種轉(zhuǎn)速遙測(cè)儀的數(shù)據(jù)采集與處理系統(tǒng)[J]. 劉全順,曾祥楷,朱志雄,陳陽(yáng).  儀表技術(shù)與傳感器. 2015(10)
[10]基于FPGA的任務(wù)管理器和定時(shí)器設(shè)計(jì)[J]. 韓林,王正彥,高承.  工業(yè)控制計(jì)算機(jī). 2015(08)



本文編號(hào)：3394811