本文關(guān)鍵詞：低功耗藍(lán)牙4.0鏈路層的硬件設(shè)計(jì)

  更多相關(guān)文章： 低功耗藍(lán)牙4.0鏈路層 硬件設(shè)計(jì) 低功耗設(shè)計(jì)

【摘要】：隨著物聯(lián)網(wǎng)時(shí)代的到來(lái),短距離無(wú)線通信技術(shù)取得了飛速的發(fā)展。低功耗藍(lán)牙4.0技術(shù)作為短距離無(wú)線通信中的熱門(mén),在日常生活中變得隨處可見(jiàn)。鏈路層作為低功耗藍(lán)牙4.0的重要組成部分,包含了狀態(tài)、報(bào)文、信道的詳細(xì)定義,也規(guī)定了廣播的數(shù)據(jù)、發(fā)現(xiàn)其他設(shè)備的流程、連接的建立、管理以及數(shù)據(jù)傳輸?shù)?它是芯片通信中時(shí)序控制的核心,因此對(duì)其進(jìn)行設(shè)計(jì)具有重要意義。本文根據(jù)低功耗藍(lán)牙4.0鏈路層的特點(diǎn),利用CMOS數(shù)字集成電路低功耗技術(shù),在對(duì)鏈路層進(jìn)行設(shè)計(jì)的同時(shí)在不同層次上進(jìn)行了低功耗優(yōu)化。首先在系統(tǒng)級(jí)的低功耗優(yōu)化中,采用了全硬件的設(shè)計(jì)方式,對(duì)該層進(jìn)行了合理的架構(gòu)設(shè)計(jì)和模塊劃分,并完成了與上下層之間的數(shù)據(jù)交互設(shè)計(jì),這克服了傳統(tǒng)固件設(shè)計(jì)方式中一些算法如跳頻、隨機(jī)數(shù)等占用CPU時(shí)間長(zhǎng)導(dǎo)致功耗高的缺點(diǎn)。其次在體系結(jié)構(gòu)級(jí)的低功耗優(yōu)化中,就劃分好的模塊應(yīng)用了模塊級(jí)門(mén)控時(shí)鐘技術(shù),使得相關(guān)模塊的時(shí)鐘網(wǎng)絡(luò)在空閑時(shí)關(guān)閉。最后在寄存器傳輸級(jí)的低功耗優(yōu)化中,通過(guò)編寫(xiě)綜合工具可識(shí)別的硬件描述語(yǔ)言,并利用綜合腳本,在模塊內(nèi)部的寄存器中插入了門(mén)控時(shí)鐘單元,使得工作中的模塊在使能信號(hào)無(wú)效時(shí),寄存器的時(shí)鐘端可以得到關(guān)閉；同時(shí)利用格雷碼對(duì)有限狀態(tài)機(jī)進(jìn)行了設(shè)計(jì),使得設(shè)備在狀態(tài)轉(zhuǎn)移時(shí)狀態(tài)寄存器跳變產(chǎn)生的功耗得到了降低。本文對(duì)所設(shè)計(jì)的電路模塊進(jìn)行了RTL仿真、FPGA驗(yàn)證和DC綜合。結(jié)果表明,在時(shí)鐘頻率為8MHz的情況下,本文設(shè)計(jì)的鏈路層可以完成協(xié)議規(guī)定的所有功能,并和標(biāo)準(zhǔn)的低功耗藍(lán)牙4.0芯片進(jìn)行通信,在工作電壓為1.08V的條件下DC綜合出的動(dòng)態(tài)功耗為0.9691mW。本文為低功耗藍(lán)牙4.0的鏈路層設(shè)計(jì)和短距離無(wú)線通信協(xié)議的硬件設(shè)計(jì)提供了一定的參考。
【關(guān)鍵詞】：低功耗藍(lán)牙4.0鏈路層 硬件設(shè)計(jì) 低功耗設(shè)計(jì)
【學(xué)位授予單位】：東南大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類(lèi)號(hào)】：TN925
【目錄】：

• 摘要5-6
• Abstract6-10
• 第一章 緒論10-16
• 1.1 論文背景及意義10-11
• 1.2 研究現(xiàn)狀11-13
• 1.3 研究?jī)?nèi)容和設(shè)計(jì)指標(biāo)13-14
• 1.3.1 研究?jī)?nèi)容13-14
• 1.3.2 設(shè)計(jì)指標(biāo)14
• 1.4 論文的組織結(jié)構(gòu)14-16
• 第二章 鏈路層及低功耗設(shè)計(jì)技術(shù)概述16-28
• 2.1 低功耗藍(lán)牙4.0體系結(jié)構(gòu)16
• 2.2 鏈路層16-22
• 2.2.1 狀態(tài)機(jī)17-18
• 2.2.2 設(shè)備地址18-19
• 2.2.3 報(bào)文19-22
• 2.3 數(shù)字集成電路功耗的來(lái)源及實(shí)現(xiàn)低功耗的基本途徑22-23
• 2.4 功耗優(yōu)化23-25
• 2.5 低功耗藍(lán)牙4.0鏈路層設(shè)計(jì)面臨的問(wèn)題25
• 2.6 本章小結(jié)25-28
• 第三章 鏈路層的低功耗設(shè)計(jì)28-42
• 3.1 低功耗藍(lán)牙4.0鏈路層設(shè)計(jì)需求分析28
• 3.2 系統(tǒng)級(jí)低功耗設(shè)計(jì)28-31
• 3.2.1 鏈路層架構(gòu)設(shè)計(jì)及模塊劃分29-30
• 3.2.2 鏈路層與主機(jī)控制器接口數(shù)據(jù)交互的設(shè)計(jì)30-31
• 3.2.3 鏈路層與物理層數(shù)據(jù)交互的設(shè)計(jì)31
• 3.3 體系結(jié)構(gòu)級(jí)和寄存器傳輸級(jí)低功耗設(shè)計(jì)原理31-33
• 3.3.1 門(mén)控時(shí)鐘和狀態(tài)機(jī)編碼31-33
• 3.4 體系結(jié)構(gòu)級(jí)低功耗設(shè)計(jì)33-36
• 3.4.1 鏈路層模塊工作特點(diǎn)分析33-34
• 3.4.2 模塊級(jí)門(mén)控時(shí)鐘技術(shù)設(shè)計(jì)方法34-35
• 3.4.3 鏈路層模塊工作時(shí)序分析和門(mén)控信號(hào)說(shuō)明35-36
• 3.5 寄存器傳輸級(jí)低功耗設(shè)計(jì)36-41
• 3.5.1 門(mén)控時(shí)鐘的RTL代碼和EDA實(shí)現(xiàn)36-39
• 3.5.2 狀態(tài)機(jī)的優(yōu)化編碼39-41
• 3.6 本章小結(jié)41-42
• 第四章 鏈路層各模塊電路的設(shè)計(jì)42-70
• 4.1 時(shí)間控制電路的設(shè)計(jì)42-46
• 4.1.1 時(shí)鐘42-43
• 4.1.2 非連接態(tài)時(shí)間控制電路的設(shè)計(jì)43-45
• 4.1.3 連接態(tài)時(shí)間控制電路的設(shè)計(jì)45-46
• 4.2 跳頻電路的設(shè)計(jì)46-50
• 4.2.1 跳頻信號(hào)的產(chǎn)生46-47
• 4.2.2 廣播態(tài)跳頻電路的設(shè)計(jì)47
• 4.2.3 掃描態(tài)和發(fā)起態(tài)跳頻電路的設(shè)計(jì)47-48
• 4.2.4 連接態(tài)跳頻電路的設(shè)計(jì)48-50
• 4.3 包頭生成電路的設(shè)計(jì)50-54
• 4.3.1 廣播信道包頭生成電路的設(shè)計(jì)50-52
• 4.3.2 數(shù)據(jù)信道包頭生成電路的設(shè)計(jì)52-54
• 4.4 包處理電路的設(shè)計(jì)54-56
• 4.4.1 組包電路的設(shè)計(jì)54-55
• 4.4.2 解包電路的設(shè)計(jì)55-56
• 4.5 基帶數(shù)據(jù)流生成電路的設(shè)計(jì)56-60
• 4.5.1 發(fā)送數(shù)據(jù)流生成電路的設(shè)計(jì)56-57
• 4.5.2 接收數(shù)據(jù)流生成電路的設(shè)計(jì)57-58
• 4.5.3 白化和解白化電路的設(shè)計(jì)58-59
• 4.5.4 CRC電路的設(shè)計(jì)59
• 4.5.5 幀同步電路的設(shè)計(jì)59-60
• 4.6 存儲(chǔ)電路的設(shè)計(jì)60-61
• 4.7 隨機(jī)數(shù)生成電路的設(shè)計(jì)61-64
• 4.7.1 藍(lán)牙跳頻算法61
• 4.7.2 跳頻序列產(chǎn)生算法61-64
• 4.7.3 隨機(jī)數(shù)生成電路的設(shè)計(jì)64
• 4.8 白名單電路的設(shè)計(jì)64-66
• 4.8.1 模塊結(jié)構(gòu)的設(shè)計(jì)65
• 4.8.2 過(guò)濾電路的設(shè)計(jì)65-66
• 4.9 連接控制電路的設(shè)計(jì)66-68
• 4.10 本章小結(jié)68-70
• 第五章 低功耗藍(lán)牙4.0鏈路層的仿真與驗(yàn)證70-84
• 5.1 非連接態(tài)時(shí)間電路的RTL仿真70
• 5.2 連接態(tài)時(shí)間電路的RTL仿真70-73
• 5.3 FPGA驗(yàn)證73-80
• 5.3.1 FPGA驗(yàn)證平臺(tái)設(shè)計(jì)73-75
• 5.3.2 低功耗藍(lán)牙4.0鏈路層的FPGA驗(yàn)證及結(jié)果75-80
• 5.4 功耗綜合結(jié)果與分析80-82
• 5.5 本章小結(jié)82-84
• 第六章 總結(jié)與展望84-86
• 6.1 總結(jié)84
• 6.2 展望84-86
• 參考文獻(xiàn)86-90
• 致謝90-92
• 攻讀碩士學(xué)位期間發(fā)表論文92

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 卜愛(ài)國(guó);余翩翩;吳建兵;單偉偉;;基于自適應(yīng)門(mén)控時(shí)鐘的CPU功耗優(yōu)化和VLSI設(shè)計(jì)[J];東南大學(xué)學(xué)報(bào)(自然科學(xué)版);2015年02期

2 王冠軍;周勇;趙瑩;王茂勵(lì);;VLSI電路低功耗設(shè)計(jì)研究進(jìn)展[J];微電子學(xué);2011年02期

3 田素雷;張勇;張磊;曹純;;基于門(mén)控時(shí)鐘技術(shù)的IC低功耗設(shè)計(jì)[J];無(wú)線電工程;2010年05期

4 謝曉娟;蔣見(jiàn)花;;一種基于門(mén)控時(shí)鐘的低功耗電路實(shí)現(xiàn)方案[J];電子器件;2010年02期

5 趙麗莎;羅勝欽;;SOC技術(shù)及系統(tǒng)級(jí)低功耗設(shè)計(jì)[J];電子與封裝;2008年09期

6 常曉濤;張明明;張志敏;韓銀和;;應(yīng)用于片上系統(tǒng)中低功耗IP核設(shè)計(jì)的自適應(yīng)門(mén)控時(shí)鐘技術(shù)[J];計(jì)算機(jī)學(xué)報(bào);2007年05期

7 羅罹;基于門(mén)控時(shí)鐘的CMOS電路低功耗設(shè)計(jì)[J];安徽大學(xué)學(xué)報(bào)(自然科學(xué)版);2005年03期

8 成學(xué)斌,盧結(jié)成,丁丁,朱少華;基于門(mén)控時(shí)鐘的低功耗MCU的設(shè)計(jì)與實(shí)現(xiàn)[J];微電子學(xué)與計(jì)算機(jī);2004年06期

9 徐芝蘭,楊蓮興;CMOS集成電路低功耗設(shè)計(jì)方法[J];微電子學(xué);2004年03期

10 張?zhí)祢U ,林孝康 ,余翔;SoC系統(tǒng)的低功耗設(shè)計(jì)[J];單片機(jī)與嵌入式系統(tǒng)應(yīng)用;2004年06期

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前5條

1 徐金茍;藍(lán)牙4.0底層核心技術(shù)協(xié)議研究與實(shí)現(xiàn)[D];上海交通大學(xué);2012年

2 馬廣才;狀態(tài)機(jī)編碼的低功耗設(shè)計(jì)[D];蘇州大學(xué);2011年

3 于美;SOC低功耗設(shè)計(jì)方法研究[D];復(fù)旦大學(xué);2008年

4 李想;藍(lán)牙協(xié)議棧的設(shè)計(jì)與實(shí)現(xiàn)[D];西安電子科技大學(xué);2007年

5 陳靜華;SOC芯片低功耗設(shè)計(jì)[D];湖南大學(xué);2005年

，

本文編號(hào)：981375