基于FPGA的量子通信中經(jīng)典信道的設(shè)計(jì)與實(shí)現(xiàn)
發(fā)布時(shí)間:2021-04-12 08:44
為滿足量子密鑰分發(fā)中對(duì)經(jīng)典信道的設(shè)計(jì)需求,設(shè)計(jì)了一種片上可編程系統(tǒng)+FPGA+PHY芯片的經(jīng)典信道解決方案。在FPGA內(nèi)部構(gòu)建片上可編程系統(tǒng),通過NiosⅡ運(yùn)行NicheStack TCP/IP實(shí)現(xiàn)TCP通信協(xié)議,并使用三速以太網(wǎng)IP和物理層芯片Marvel 88E1111實(shí)現(xiàn)以太網(wǎng)控制器。指令處理器軟件結(jié)構(gòu)易于將基于FPGA的經(jīng)典以太網(wǎng)信道與量子態(tài)信號(hào)處理算法相結(jié)合實(shí)現(xiàn),對(duì)量子通信系統(tǒng)小型化和集成化都具有重要意義。該方案在StratixⅣ上進(jìn)行了實(shí)現(xiàn)。測(cè)試結(jié)果表明,系統(tǒng)端數(shù)據(jù)接口速度可達(dá)1 600 Mb/s,經(jīng)典信道上行數(shù)據(jù)傳輸速度最高可達(dá)61 Mb/s,相較已有同類型設(shè)計(jì)提高了約20%的性能。
【文章來源】:現(xiàn)代電子技術(shù). 2020,43(09)北大核心
【文章頁數(shù)】:5 頁
【部分圖文】:
硬件設(shè)計(jì)
上位機(jī)通過以太網(wǎng)將指令發(fā)送至軟件,對(duì)FPGA進(jìn)行控制。如圖2所示,指令的最終執(zhí)行由指令處理器完成,一個(gè)指令處理器對(duì)應(yīng)一個(gè)獨(dú)立的代碼模塊,因此,軟件功能的增刪主要是指令處理器的增刪。在進(jìn)行移植和集成時(shí),依據(jù)量子系統(tǒng)中其他基于FPGA應(yīng)用的需求,通過擴(kuò)展指令和指令處理器的方式,實(shí)現(xiàn)所需的控制和功能。此外,編譯器的優(yōu)化等級(jí)越高,其最后生成的代碼將更快、更密集,從而提高了NiosⅡ的計(jì)算效率。本文將編譯器的優(yōu)化等級(jí)設(shè)置為最高等級(jí)LEVEL 3,提升TCP性能。3.1 指令格式
上位機(jī)與FPGA數(shù)據(jù)傳輸測(cè)試。使用Matlab作為上位機(jī),循環(huán)向Alice發(fā)送傳輸100 MB數(shù)據(jù)的指令SD,Alice將從數(shù)據(jù)接口連續(xù)完整地接收100 MB數(shù)據(jù),并發(fā)送給Matlab。下行測(cè)試原理與上行測(cè)試一致,其指令為RD。測(cè)試結(jié)果如圖5所示,上行速率為61.19 Mb/s,下行速率為74.94 Mb/s。圖4 系統(tǒng)測(cè)試環(huán)境圖
【參考文獻(xiàn)】:
期刊論文
[1]基于FPGA的千兆以太網(wǎng)接口應(yīng)用研究與實(shí)現(xiàn)[J]. 吳長瑞,徐建清,蔣景紅. 現(xiàn)代電子技術(shù). 2018(09)
[2]以太網(wǎng)數(shù)傳系統(tǒng)在FPGA上的實(shí)現(xiàn)[J]. 賁廣利,王永成,徐東東,鄭佳寧,吳錚. 液晶與顯示. 2017(08)
[3]FPGA與88E1111的千兆以太網(wǎng)接口設(shè)計(jì)[J]. 朱明輝,司斌,張從霞,張鵬. 單片機(jī)與嵌入式系統(tǒng)應(yīng)用. 2017(03)
[4]千兆以太網(wǎng)通信端口FPGA設(shè)計(jì)與實(shí)現(xiàn)[J]. 朱保琨,劉廣文. 計(jì)算機(jī)工程與設(shè)計(jì). 2016(09)
[5]量子通信系統(tǒng)中基于FPGA的偏振控制[J]. 安輝耀,劉敦偉,耿瑞華,曾和平,趙林欣. 系統(tǒng)工程與電子技術(shù). 2016(08)
博士論文
[1]量子通信中的精密時(shí)間測(cè)量技術(shù)研究[D]. 沈奇.中國科學(xué)技術(shù)大學(xué) 2013
[2]遠(yuǎn)距離量子密鑰分發(fā)系統(tǒng)的相關(guān)研究[D]. 劉洋.中國科學(xué)技術(shù)大學(xué) 2012
碩士論文
[1]適用于量子密鑰分發(fā)系統(tǒng)的TCP/IP協(xié)議棧的VLSI設(shè)計(jì)[D]. 林弘偉.中國科學(xué)技術(shù)大學(xué) 2018
[2]基于FPGA的QKD光源時(shí)序校準(zhǔn)系統(tǒng)研究與設(shè)計(jì)[D]. 余海源.合肥工業(yè)大學(xué) 2017
本文編號(hào):3133007
【文章來源】:現(xiàn)代電子技術(shù). 2020,43(09)北大核心
【文章頁數(shù)】:5 頁
【部分圖文】:
硬件設(shè)計(jì)
上位機(jī)通過以太網(wǎng)將指令發(fā)送至軟件,對(duì)FPGA進(jìn)行控制。如圖2所示,指令的最終執(zhí)行由指令處理器完成,一個(gè)指令處理器對(duì)應(yīng)一個(gè)獨(dú)立的代碼模塊,因此,軟件功能的增刪主要是指令處理器的增刪。在進(jìn)行移植和集成時(shí),依據(jù)量子系統(tǒng)中其他基于FPGA應(yīng)用的需求,通過擴(kuò)展指令和指令處理器的方式,實(shí)現(xiàn)所需的控制和功能。此外,編譯器的優(yōu)化等級(jí)越高,其最后生成的代碼將更快、更密集,從而提高了NiosⅡ的計(jì)算效率。本文將編譯器的優(yōu)化等級(jí)設(shè)置為最高等級(jí)LEVEL 3,提升TCP性能。3.1 指令格式
上位機(jī)與FPGA數(shù)據(jù)傳輸測(cè)試。使用Matlab作為上位機(jī),循環(huán)向Alice發(fā)送傳輸100 MB數(shù)據(jù)的指令SD,Alice將從數(shù)據(jù)接口連續(xù)完整地接收100 MB數(shù)據(jù),并發(fā)送給Matlab。下行測(cè)試原理與上行測(cè)試一致,其指令為RD。測(cè)試結(jié)果如圖5所示,上行速率為61.19 Mb/s,下行速率為74.94 Mb/s。圖4 系統(tǒng)測(cè)試環(huán)境圖
【參考文獻(xiàn)】:
期刊論文
[1]基于FPGA的千兆以太網(wǎng)接口應(yīng)用研究與實(shí)現(xiàn)[J]. 吳長瑞,徐建清,蔣景紅. 現(xiàn)代電子技術(shù). 2018(09)
[2]以太網(wǎng)數(shù)傳系統(tǒng)在FPGA上的實(shí)現(xiàn)[J]. 賁廣利,王永成,徐東東,鄭佳寧,吳錚. 液晶與顯示. 2017(08)
[3]FPGA與88E1111的千兆以太網(wǎng)接口設(shè)計(jì)[J]. 朱明輝,司斌,張從霞,張鵬. 單片機(jī)與嵌入式系統(tǒng)應(yīng)用. 2017(03)
[4]千兆以太網(wǎng)通信端口FPGA設(shè)計(jì)與實(shí)現(xiàn)[J]. 朱保琨,劉廣文. 計(jì)算機(jī)工程與設(shè)計(jì). 2016(09)
[5]量子通信系統(tǒng)中基于FPGA的偏振控制[J]. 安輝耀,劉敦偉,耿瑞華,曾和平,趙林欣. 系統(tǒng)工程與電子技術(shù). 2016(08)
博士論文
[1]量子通信中的精密時(shí)間測(cè)量技術(shù)研究[D]. 沈奇.中國科學(xué)技術(shù)大學(xué) 2013
[2]遠(yuǎn)距離量子密鑰分發(fā)系統(tǒng)的相關(guān)研究[D]. 劉洋.中國科學(xué)技術(shù)大學(xué) 2012
碩士論文
[1]適用于量子密鑰分發(fā)系統(tǒng)的TCP/IP協(xié)議棧的VLSI設(shè)計(jì)[D]. 林弘偉.中國科學(xué)技術(shù)大學(xué) 2018
[2]基于FPGA的QKD光源時(shí)序校準(zhǔn)系統(tǒng)研究與設(shè)計(jì)[D]. 余海源.合肥工業(yè)大學(xué) 2017
本文編號(hào):3133007
本文鏈接:http://www.sikaile.net/kejilunwen/xinxigongchenglunwen/3133007.html
最近更新
教材專著