隨著實(shí)時(shí)信息處理系統(tǒng)的發(fā)展,各種嵌入式實(shí)時(shí)系統(tǒng)之間及內(nèi)部的數(shù)據(jù)傳輸與交互的要求也越來越高。本論文研究面向嵌入式系統(tǒng)的數(shù)據(jù)傳輸與交互技術(shù),以滿足系統(tǒng)對(duì)實(shí)時(shí)大數(shù)據(jù)的交互以及通用性和可擴(kuò)展性的需求。本論文提出并設(shè)計(jì)完成了一種基于FPGA的高性能嵌入式數(shù)據(jù)交互平臺(tái),實(shí)現(xiàn)了該平臺(tái)內(nèi)部處理器與各分布式模塊的高性能數(shù)據(jù)交互,以及平臺(tái)對(duì)外的高速數(shù)據(jù)傳輸。主要的工作有以下幾點(diǎn):1、基于RocketIO接口設(shè)計(jì)了平臺(tái)對(duì)外的數(shù)據(jù)交互方式,可以根據(jù)不同的應(yīng)用需求自由定制交互協(xié)議,制定了校驗(yàn)機(jī)制使得系統(tǒng)具有靈活性和安全性等特點(diǎn)。2、使用AXI協(xié)議編寫了模塊內(nèi)部的DDR數(shù)據(jù)存儲(chǔ)讀寫邏輯,其良好的可擴(kuò)展性能夠滿足高吞吐、大容量場景的設(shè)計(jì)需求。3、基于PCI-Express總線設(shè)計(jì)了處理器與分布式模塊的DMA交互機(jī)制,實(shí)現(xiàn)了穩(wěn)定、低延時(shí)的數(shù)據(jù)傳輸功能,配置的動(dòng)態(tài)寄存器可以對(duì)系統(tǒng)進(jìn)行實(shí)時(shí)參數(shù)修改。4、設(shè)計(jì)實(shí)現(xiàn)了整個(gè)系統(tǒng)的互連模塊,對(duì)于不同時(shí)鐘域之間的數(shù)據(jù)進(jìn)行協(xié)調(diào)控制,完成了不同協(xié)議間的數(shù)據(jù)組包功能。本論文通過仿真實(shí)驗(yàn)和實(shí)際硬件平臺(tái)測試對(duì)系統(tǒng)功能進(jìn)行驗(yàn)證:其結(jié)果表明在平臺(tái)間數(shù)據(jù)交互時(shí),帶有校驗(yàn)的傳輸效率可接近理論值;處理... 

【文章來源】：浙江大學(xué)浙江省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：97 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖２．１?ＦＰＧＡ結(jié)構(gòu)單元??其中ＣＬＢ為ＦＰＧＡ的核心部件，也是最為豐富的資源，由ＳＬＩＣＥＬ于ＳＬＩＣＥＭ??

ＧｔＷ?Ｔ？Ｓｒｔ９？）（０ｔｅａｅｉｆ？?｜Ｉ３．１?＾ｂ＞／？?－？？８４Ｓ－＊？０?如?乃??ＣＴ３Ｐ?＾?１＾＊?－？■??Ｈｍ￥￥ｍ?－ｉ，＊２?１，－２?■?ｔ?＊１?－Ｄ?－１，－２?－ｔ?－２?１？?－２??ＩｘｉｍＯｍｔ?２＾－３?－３ｔ．?－２Ｌ?－３?－．Ｄ?２ｉ．?－５?２ｔ．?－Ｊ?－２ｔ＊－Ｓ?－２ｉ??＾?Ｔｇ啣抝?－１，－２?－ｔ?－１，?－２?Ｕ?－ｉ，?－．２?－ｉ，?－２?Ｕ?－ｔ??圖２．２?ＦＰＧＡ資源示意一［１１１??Ｖｉｒｔｅｘ－７系列芯片與前一代的Ｖｉｒｔｅｘ－６相比，系統(tǒng)性能翻了?一番，功耗降低??一半，信號(hào)處理能力提升１．８倍，１／０帶寬提升１．６倍，存儲(chǔ)器帶寬提升２倍。擁??有高達(dá)２Ｍ的邏輯單元，集成性高，是業(yè)界密度最高的ＦＰＧＡ；實(shí)現(xiàn)２．８Ｔｂ／ｓ總??串行帶寬，支持多路高速數(shù)據(jù)傳輸；與多芯片解決方案相比，Ｂ０Ｍ成本削減４０％，??６??

浙江大學(xué)碩士專業(yè)學(xué)位論文?課題涉及技術(shù)介紹??總功耗降低７０％；具有可擴(kuò)展的優(yōu)化架構(gòu)、綜合全面的工具、ＩＰ?（Ｉｎｔｅｌｌｅｃｔｕａｌ??Ｐｒｏｐｅｒｔｙ）梭以及ＴＤＰ，支持高級(jí)雷達(dá)系統(tǒng)和高性能計(jì)算機(jī)系統(tǒng)。其各世代芯片??資源見圖２．２。??‘?．???ＳｙＵｖｍ?Ｌ（＾ｃ?（Ｋ）?Ｈｉ?４＊４?ｆｏＳ?１?ｉｕ?１．４Ｓ１??ｃｉｂ?ｎ％＞－ｎ〇ｉＫ?ｊｒｍｍｏ?９９ｒ＞．ｏ＊ｏ?ｉ／ｊｎｊｏｏ?１．１２＾．７２０??ＣｔＡｌＵＴｓ?Ｉ４Ｓ．４４０?２０３．１２９?２４２．？０Ｏ?Ｕｌ．６？Ｑ?Ｍ９７．＾Ｋ?Ｓ）７?６００?Ｍｉ．ＭＯ??Ｍｒａｍｕｍ?ｔＭｔｒｔｂｕｔｖｄ?ＲＡＭ?（Ｋｂ）?４?ＪＷ?Ｓ．９０８?７．ＯＳ０?９．１＊０?Ｕ．７７Ｕ?４＞Ｊ〇〇?ＵＬＭＯ??ｍｏｃｆｃ?ｆｔＡＭＡ＿Ｏｗ／ＣＣＣｔｌ６Ｋｂ？？＾ｉｌ?ｉｂＯ?Ｖ？０?６００?ｉ．０？０?Ｘ．６Ｊ０?？?ＭＯ?，．ｌ？〇??ＭｏｃｋｌｔＭｗｌＡｉｒ〇（ｌ？？ｌ＞？Ｍｉ＞ｌ?７３０?Ｌ（ＭＯ?Ｋ２Ｓ？?１．１６０?１．２４０?ｌ．ＵＯ?（３２０??Ｔｏｕｔ?ＢＭｒｈ?ＨＡＭ?（ｆｙｌｂ）?１２?７?１９０?２１?Ｉ?ＵＯ?Ｓ６?９?Ｗ?１?７Ｓ?＜４??ＣＭＴ?（１ＭＭＣＭ．?２?ｍ？）?６?１０?１０?Ｌ２?２２?１６?２４??ｔ／〇?ＯＵ?２４?４０?４０?４４?Ｓ４?Ｍ?ｔ＞４??？丨?ｎｄＭｌ?辦?ｌ／０？?ＸＨＩ?４１ｆｔ?４１６?ＵＯ?５Ｔ＞?ＶｔＯ?６７＊??ＭＡｉｔｍｕｍ?Ｈｌ＞?Ｉ／Ｏ?Ｐａｔｒ

【參考文獻(xiàn)】：
期刊論文
[1]基于PCIE接口的高速數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)[J]. 張彪,宋紅軍,劉霖,胡驍,李洋.  電子測量技術(shù). 2015(10)
[2]基于FPGA的AXI4總線時(shí)序設(shè)計(jì)與實(shí)現(xiàn)[J]. 馬飛,劉琦,包斌.  電子技術(shù)應(yīng)用. 2015(06)
[3]基于RocketIO的FPGA互連研究及應(yīng)用[J]. 席鵬飛,范曉星,冉焱.  電子科技. 2015(01)
[4]IBERT在FPGA中的應(yīng)用[J]. 徐妍,馬麗珍,張麗.  電子科技. 2012(07)
[5]軍用嵌入式計(jì)算機(jī)發(fā)展淺談[J]. 孟英謙.  國防制造技術(shù). 2011(03)
[6]基于VPX高速綜合信息處理平臺(tái)設(shè)計(jì)[J]. 洪艷,沈利華.  導(dǎo)彈與航天運(yùn)載技術(shù). 2011(03)
[7]基于PowerPC的雷達(dá)通用處理機(jī)設(shè)計(jì)[J]. 史鴻聲.  雷達(dá)科學(xué)與技術(shù). 2011(02)
[8]RocketIO在高速數(shù)據(jù)通信中的應(yīng)用[J]. 武榮偉,蘇濤,梁中英.  通信技術(shù). 2010(11)
[9]FPGA器件設(shè)計(jì)技術(shù)發(fā)展綜述[J]. 楊海鋼,孫嘉斌,王慰.  電子與信息學(xué)報(bào). 2010(03)
[10]多速率數(shù)據(jù)采集與處理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J]. 張杰,胡世安,龍子夜,甄玉.  電子測量與儀器學(xué)報(bào). 2009(S1)

碩士論文
[1]面向信號(hào)模擬的實(shí)時(shí)數(shù)據(jù)采集與塊數(shù)據(jù)傳輸技術(shù)研究[D]. 黃鴻靖.浙江大學(xué) 2018
[2]基于PCIE的DMA高速數(shù)據(jù)傳輸控制器的設(shè)計(jì)與實(shí)現(xiàn)[D]. 曹科庭.電子科技大學(xué) 2015
[3]基于FPGA的PCIE總線接口和光纖通信模塊設(shè)計(jì)[D]. 李挺.燕山大學(xué) 2013
[4]基于RocketIO高速串行通信接口的研究與實(shí)現(xiàn)[D]. 蘇秀妮.西安電子科技大學(xué) 2013
[5]DDR3 SDRAM控制器的設(shè)計(jì)和驗(yàn)證[D]. 黃云翔.華南理工大學(xué) 2012



本文編號(hào)：2962657