發(fā)布時(shí)間：2020-12-29 11:00

　　隨著無(wú)線通信技術(shù)和數(shù)字處理技術(shù)的飛速發(fā)展,開(kāi)發(fā)人員越來(lái)越多地利用軟件無(wú)線電思想來(lái)設(shè)計(jì)通信設(shè)備。軟件無(wú)線電的設(shè)計(jì)理念是盡可能的將信號(hào)處理放在數(shù)字域用軟件程序來(lái)實(shí)現(xiàn),借助軟件可編程的特性使得通信設(shè)備具有靈活性高、可靠性高和可擴(kuò)展能力強(qiáng)的優(yōu)點(diǎn)。然而隨著5G等新興的無(wú)線通信技術(shù)的商用化,軟件無(wú)線電產(chǎn)品中需要及時(shí)處理的數(shù)據(jù)量越來(lái)越大,數(shù)據(jù)傳輸通道越來(lái)越多,對(duì)數(shù)據(jù)傳輸實(shí)時(shí)性的要求也越來(lái)越高。常應(yīng)用于軟件無(wú)線電平臺(tái)等嵌入式系統(tǒng)中的傳輸總線如USB、以太網(wǎng)等因總線傳輸帶寬有限,很容易造成數(shù)據(jù)傳輸?shù)钠款i。PCIE總線作為最新的計(jì)算機(jī)總線標(biāo)準(zhǔn),能夠滿足軟件無(wú)線電的數(shù)據(jù)傳輸需求,并能方便地應(yīng)用于大部分個(gè)人計(jì)算機(jī)中。本論文正是針對(duì)軟件無(wú)線電應(yīng)用需求,設(shè)計(jì)了基于PCIE總線的高速數(shù)據(jù)傳輸通道,并將其封裝成可復(fù)用的IP核,有利于降低高速數(shù)字系統(tǒng)的設(shè)計(jì)開(kāi)發(fā)難度及重復(fù)驗(yàn)證成本。首先,在深入學(xué)習(xí)PCIE總線協(xié)議的基礎(chǔ)上,確立了在FPGA上建立應(yīng)用邏輯與計(jì)算機(jī)進(jìn)行數(shù)據(jù)傳輸?shù)南到y(tǒng)框架。數(shù)據(jù)傳輸通道的設(shè)計(jì)重點(diǎn)為FPGA上的應(yīng)用邏輯,其中又分為DMA接口邏輯和DMA控制邏輯。其次,對(duì)數(shù)據(jù)傳輸通道應(yīng)用邏輯的各模塊和軟件程序進(jìn)行設(shè)... 

【文章來(lái)源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：93 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

一種理想軟件無(wú)線電結(jié)構(gòu)

第一章緒論第一章緒論1.1課題背景與研究意義1992年，MITRE公司的JeoMitola首次提出了軟件無(wú)線電（SoftwareDefinedRadio，SDR）的概念。因軟件無(wú)線電靈活性高、可靠性高和可擴(kuò)展能力強(qiáng)的優(yōu)點(diǎn)，使其一經(jīng)提出便吸引了研究人員的廣泛關(guān)注。JeoMitola給出了一種理想的軟件無(wú)線電平臺(tái)結(jié)構(gòu)，如圖1-1所示[1–3]。在該理想軟件無(wú)線電平臺(tái)的結(jié)構(gòu)中，數(shù)據(jù)的流向分為上行和下行兩個(gè)方向。對(duì)于上行數(shù)據(jù)流向而言，天線從空間中接收射頻信號(hào)；射頻處理模塊對(duì)射頻信號(hào)進(jìn)行濾波，放大，混頻等處理，輸出中頻信號(hào)；模數(shù)轉(zhuǎn)換器（AnalogtoDigitalConverter，ADC）負(fù)責(zé)對(duì)模擬形式的中頻信號(hào)進(jìn)行采樣，將其轉(zhuǎn)換成數(shù)字信號(hào)；數(shù)字信號(hào)處理器（DigitalSignalprocessor，DSP）對(duì)接收到的數(shù)字中頻信號(hào)進(jìn)行解調(diào)等處理。對(duì)于下行數(shù)據(jù)流向而言，DSP對(duì)消息信號(hào)進(jìn)行編碼，調(diào)制等處理生成待發(fā)送的數(shù)字中頻信號(hào)；數(shù)模轉(zhuǎn)換器（DigitaltoAnalogConverter，DAC)將數(shù)字中頻信號(hào)轉(zhuǎn)換成模擬中頻信號(hào)；射頻處理模塊將待發(fā)送的模擬中頻信號(hào)進(jìn)行功率放大，混頻等處理，輸出射頻信號(hào)；最后，天線將待發(fā)送的射頻信號(hào)發(fā)射到空間中。圖1-1一種理想軟件無(wú)線電結(jié)構(gòu)但是由于現(xiàn)在的DSP技術(shù)還不能滿足這種理想結(jié)構(gòu)的要求，圖1-2給出了一種現(xiàn)階段廣泛使用的方案[4]，在接收端，ADC之后利用專(zhuān)用芯片或者可編程器件實(shí)現(xiàn)數(shù)字下變頻，然后再將經(jīng)過(guò)變頻的信號(hào)送給DSP做一系列處理；在發(fā)送端，對(duì)DSP處理完成的信號(hào)進(jìn)行數(shù)字上變頻，再將經(jīng)過(guò)變頻的信號(hào)送往DAC轉(zhuǎn)換成模擬信號(hào)。圖1-2一種現(xiàn)階段廣泛使用的軟件無(wú)線電結(jié)構(gòu)1

電子科技大學(xué)碩士學(xué)位論文驅(qū)動(dòng)程序是連接硬件與軟件的通信模塊，它為計(jì)算機(jī)應(yīng)用程序接口提供了一個(gè)通信接口。其主要功能有完成設(shè)備的初始化、處理I/O請(qǐng)求和硬件中斷、完成DMA操作等。本設(shè)計(jì)中的驅(qū)動(dòng)程序采用Windriver工具開(kāi)發(fā)，可以在不深入了解操作系統(tǒng)的情況下，開(kāi)發(fā)出功能正常的驅(qū)動(dòng)程序，可以使更多的精力放在DMA控制器的開(kāi)發(fā)工作上。應(yīng)用程序接口為用戶能夠直接操作并且工作在用戶模式下的軟件，具有和驅(qū)動(dòng)程序通信的功能，完成設(shè)備狀態(tài)及DMA控制器的配置、DMA數(shù)據(jù)傳輸?shù)拈_(kāi)始與停止、數(shù)據(jù)存儲(chǔ)方式的配置等功能。為了增強(qiáng)數(shù)據(jù)傳輸通道的可復(fù)用性，本設(shè)計(jì)將一些基本的數(shù)據(jù)傳輸功能封裝成了DLL庫(kù)，用戶可以直接對(duì)其調(diào)用以實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)墓δ�，而不需要了解其具體工作原理。3.4開(kāi)發(fā)平臺(tái)介紹如上文所述，數(shù)據(jù)傳輸通道的應(yīng)用邏輯由FPGA實(shí)現(xiàn)，本文選取米聯(lián)客公司的Kintex-7MK7325FA開(kāi)發(fā)板作為應(yīng)用邏輯的開(kāi)發(fā)平臺(tái)，開(kāi)發(fā)板實(shí)物如圖3-2所示。MK7325FA開(kāi)發(fā)板上的8通道PCIE邊緣連接器支持PCIE2.0協(xié)議的5.0GT/s的傳輸速度。它板載了Xilinx公司Kintex-7系類(lèi)的FPGA芯片，型號(hào)為XC7K325T-FFG900i，簡(jiǎn)稱K7325。K7325內(nèi)部的資源如表3-1所示[36]。K7325最大支持PCIE2.0x8通道，因此，基于該開(kāi)發(fā)板實(shí)現(xiàn)的PCIE總線數(shù)據(jù)傳輸通道的最大理論傳輸速度為4.0GB/s。圖3-4MK7325FA開(kāi)發(fā)板實(shí)物圖26

【參考文獻(xiàn)】：
期刊論文
[1]支持國(guó)產(chǎn)密碼算法的高速PCIe密碼卡的設(shè)計(jì)與實(shí)現(xiàn)[J]. 趙軍,曾學(xué)文,郭志川.  電子與信息學(xué)報(bào). 2019(10)
[2]基于PCIe高速通信接口的圖像處理系統(tǒng)設(shè)計(jì)[J]. 袁柳,李皓,李勐,涂吉.  科學(xué)技術(shù)與工程. 2019(22)
[3]應(yīng)用于FPGA的PCIe接口設(shè)計(jì)與驗(yàn)證[J]. 周奇,宣學(xué)雷,賀光輝.  微電子學(xué)與計(jì)算機(jī). 2019(07)
[4]UM-BUS總線測(cè)試系統(tǒng)中PCIe的設(shè)計(jì)與實(shí)現(xiàn)[J]. 孫豐霞,張偉功,周繼芹,王瑩.  電子技術(shù)應(yīng)用. 2019(05)
[5]通用多通道高性能DMA控制器設(shè)計(jì)[J]. 梁科,李國(guó)峰,王錦,董海坤,高靜,秦世才.  天津大學(xué)學(xué)報(bào). 2008(05)
[6]軟件無(wú)線電綜述[J]. 肖維民,許希斌,朱健,姚彥.  電子學(xué)報(bào). 1998(02)

博士論文
[1]軟件無(wú)線電的基本理論構(gòu)架[D]. 張健.電子科技大學(xué) 2000

碩士論文
[1]無(wú)線接收機(jī)中高速DMA數(shù)據(jù)傳輸通道的設(shè)計(jì)與實(shí)現(xiàn)[D]. 張芳菊.電子科技大學(xué) 2018
[2]基于PCIE總線的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D]. 陳楊.浙江大學(xué) 2018
[3]DDR3 SDRAM控制器與PHY的設(shè)計(jì)與仿真[D]. 聶小龍.山東大學(xué) 2017
[4]基于FPGA的高速遙感衛(wèi)星圖像數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D]. 張宇嘉.華中科技大學(xué) 2016
[5]基于FPGA結(jié)構(gòu)高速PCIe總線傳輸系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D]. 賀位位.電子科技大學(xué) 2016
[6]24位高分辨率數(shù)據(jù)采集模塊設(shè)計(jì)[D]. 王俊蘇.電子科技大學(xué) 2015
[7]基于PCIe總線高速數(shù)據(jù)傳輸系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D]. 高俊.中國(guó)科學(xué)技術(shù)大學(xué) 2015
[8]基于PCIE的DMA高速數(shù)據(jù)傳輸控制器的設(shè)計(jì)與實(shí)現(xiàn)[D]. 曹科庭.電子科技大學(xué) 2015
[9]PCI-E總線高速數(shù)據(jù)采集卡的研制[D]. 方寶林.北京交通大學(xué) 2014
[10]基于PCI-E總線的高速數(shù)據(jù)傳輸與存儲(chǔ)的系統(tǒng)設(shè)計(jì)[D]. 王學(xué)東.北京郵電大學(xué) 2014



本文編號(hào)：2945530