隨著半導(dǎo)體工藝的進步,晶體管性能的提升,使得毫米波電路得到了極大的發(fā)展,如短距離無線通信和毫米波雷達等。由于CMOS工藝的低成本和高集成度,采用CMOS工藝的毫米波電路設(shè)計正在成為主流研究方向。毫米波頻率綜合器作為核心模塊,影響著系統(tǒng)的性能,如相位噪聲影響毫米波雷達的識別能力和通信系統(tǒng)的誤碼率。本文的主要工作是采用40-nm CMOS工藝設(shè)計毫米波頻率綜合器中的關(guān)鍵模塊。本文首先分析了壓控振蕩器(Voltage Controled Oscillator,VCO)直接諧振在毫米波和低頻VCO級聯(lián)倍頻器兩種不同的毫米波頻率源產(chǎn)生方案。若VCO直接諧振在目標頻率,由于毫米波無源器件性能差,VCO的調(diào)頻范圍和相位噪聲相互制衡,無法同時滿足系統(tǒng)要求;此外信號能從襯底、電源和空間電磁耦合至VCO諧振腔,對其造成頻率牽引現(xiàn)象,惡化其性能。而采用低頻VCO級聯(lián)倍頻器方案能夠減輕或避免以上問題,因此本文采用低頻VCO級聯(lián)倍頻器的方式產(chǎn)生毫米波頻率源。本文主要工作為基于40-nm CMOS工藝設(shè)計VCO,注入鎖定倍頻器(Injectio-Locked Frequency Multiplier,ILFM),及VCO和ILFM之間的本振饋線電路。對于VCO,首先介紹了線性時不變和線性時變兩種相位噪聲模型,分析了影響1/f~3噪聲和1/f~2噪聲的因素,為相位噪聲優(yōu)化提供方向;其次介紹了VCO中無源器件的設(shè)計及優(yōu)化方法;總結(jié)了多種VCO的相位噪聲優(yōu)化方法。本文設(shè)計的VCO采用NMOS交叉耦合管,2 Bits開關(guān)電容和變?nèi)莨苷{(diào)頻結(jié)構(gòu),調(diào)頻范圍為37.2 GHz-42.5 GHz,相位噪聲為-95.53 dBc/Hz@1 MHz。對于ILFM,首先分析了不同諧波信號注入方式,最終選擇耦合諧振結(jié)構(gòu),即變壓器既耦合注入信號又作為諧振腔的諧振電感;其次分析了增大ILFM鎖定范圍的方向:增大最大注入鎖定角和優(yōu)化諧振腔的相位響應(yīng);接著分析了耦合諧振ILFM諧振腔的相位響應(yīng),及諧振腔相位出現(xiàn)過零平坦現(xiàn)象的條件;最后基于耦合諧振設(shè)計了本文的寬鎖定范圍的ILFM。本文所設(shè)計的耦合諧振ILFM鎖定范圍為70.2-105 GHz,倍頻后相對于輸入信號的相位噪聲惡化了6.6 dB左右,與理論上的惡化6 dB很接近。
【學(xué)位單位】：東南大學(xué)
【學(xué)位級別】：碩士
【學(xué)位年份】：2019
【中圖分類】：TN911.8
【部分圖文】：

第 3 章 電路設(shè)計片上巴倫 TX1 和共源共柵放大器 BUF輸入，ILFM 輸入端需要一個巴倫將輸高，所以一般采用片上巴倫�？紤]到比為 1：2，其中初級為輸入端，為單如圖3.27所示。

ILFM輸入

圖 4.3 VCO 輸出瞬態(tài)波形及頻譜圖，因為在 40-nm CMOS 工藝中，M2-M8 金屬性質(zhì)相同，只是離襯底的距離不一樣；第二層最厚的兩層金屬，M9 和 M10，走線損耗小，不會惡化諧振腔 Q 值。雖然采用 M2-M8 路對稱性有提升，但是考慮到 M2-M8 層金屬的方塊電阻很大，對諧振腔的 Q 值影響更 VCO 諧振腔走線中均采用頂層最厚金屬 M9 和 M10 走線。
【相似文獻】

相關(guān)期刊論文 前6條

1 黃正峰;李雪健;魯迎春;歐陽一鳴;方祥圣;易茂祥;梁華國;倪天明;;65 nm CMOS工藝的低功耗加固12T存儲單元設(shè)計[J];計算機輔助設(shè)計與圖形學(xué)學(xué)報;2019年03期

2 高向紅;孫玲玲;蘇國東;;基于65 nm CMOS工藝的D波段功率放大器設(shè)計[J];杭州電子科技大學(xué)學(xué)報(自然科學(xué)版);2017年06期

3 金湘亮;曹燦;楊紅姣;;高性能單光子雪崩二極管在180 nm CMOS工藝中的設(shè)計與實現(xiàn)（英文）[J];紅外與毫米波學(xué)報;2018年01期

4 余得水;何進;陳偉;王豪;常勝;黃啟俊;童志強;;基于55 nm CMOS工藝的2.5 Gbit/s高靈敏度跨阻放大器[J];微電子學(xué);2018年03期

5 徐成陽;;一種基于40nm CMOS工藝的新型溫度補償、高電源抑制比的帶隙基準源[J];電子產(chǎn)品世界;2018年04期

6 王征晨;王興華;仲順安;;90nm CMOS工藝高速鎖相環(huán)設(shè)計與優(yōu)化[J];北京理工大學(xué)學(xué)報;2018年01期

相關(guān)碩士學(xué)位論文 前5條

1 李天助;基于40nm CMOS工藝模擬波束成型接收前端的研究與設(shè)計[D];東南大學(xué);2019年

2 陳宇翔;基于40-nm CMOS工藝毫米波鎖相環(huán)關(guān)鍵模塊研究與設(shè)計[D];東南大學(xué);2019年

3 賀平洋;基于40nm CMOS工藝的變壓器耦合毫米波功率放大器的設(shè)計[D];東南大學(xué);2017年

4 李蘭芳;基于65nm CMOS工藝的8Gbps時鐘數(shù)據(jù)恢復(fù)電路的設(shè)計與實現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2016年

5 孫迪;40nm CMOS工藝下11bit高分辨率流水線型時間數(shù)字轉(zhuǎn)換器設(shè)計[D];西安電子科技大學(xué);2017年

本文編號：2885484