中國電子科技集團(tuán)公司第三十八研究所在“核高基”重大專項中推出多核雷達(dá)信號處理芯片BWDSP1042。BWDSP1042是CETC-38 繼 BWDSP100之后,在BWDSP100之上研發(fā)的面向雷達(dá)的高性能多核數(shù)字信號處理器,具有高集成度的指令系統(tǒng),模塊化的結(jié)構(gòu)程序研究和更高的并行性。本課題開展基于BWDSP1042的雷達(dá)信號處理若干算法的實現(xiàn)與優(yōu)化研究,主要內(nèi)容有：1.基于BWDSP1042的不同點數(shù)、不同數(shù)據(jù)格式FIR算法研究和實現(xiàn)通過熟悉BWDSP1042內(nèi)部結(jié)構(gòu)和BWDSP1042處理器軟件平臺ECS (Efficient Coding Studio)指令編排原則,合理安排BWDSP1042內(nèi)部寄存器和運(yùn)算部件,給出最佳優(yōu)化方案,在所需相對較少運(yùn)算部件前提下,最大提高運(yùn)算部件利用率,減少算法運(yùn)行周期。給出BWDSP1042中FIR算法研究具體流程、編寫、調(diào)用、實際周期、理論周期。2.基于BWDSP1042的不同點數(shù)FFT算法研究和實現(xiàn)FFT算法研究時,本課題研究運(yùn)用基-2時間抽取FFT算法、基于原位部分逆序高效FFT算法以及特有模八尋址方式,很大程度上提高FFT算法效率。與FIR算法研究類似,課題研究合理安排BWDSP1042內(nèi)部寄存器和運(yùn)算部件,提高運(yùn)算部件利用率,減少算法運(yùn)行周期。給出BWDSP1042中FFT算法研究具體流程、編寫、調(diào)用、實際周期、理論周期。3.課題研究算法有效性驗證通過對各算法所需運(yùn)算部件總數(shù)及BWDSP1042內(nèi)部運(yùn)算部件數(shù)做分析,得出算法理論周期與本課題研究算法實際主循環(huán)周期比基本達(dá)到80%以上,即能夠最大化合理利用BWDSP1042運(yùn)算部件；與其他主流高性能DSP芯片(如TMS320C6678、BWDSP100、ADSP-TS201)內(nèi)部函數(shù)庫算法的周期和運(yùn)行時間作對比,并與MATLAB生成標(biāo)準(zhǔn)數(shù)據(jù)作誤差對比。結(jié)果表明,本課題研究算法在充分利用其運(yùn)算部件后,算法周期和時間相對TMS320C6678、ADSP-TS201和BWDSP100有很大縮減(與ADSP-TS201周期比高大15.77),誤差范圍相似。本課題研究基本完成提升運(yùn)算部件利用率,提高算法效率,充分發(fā)揮BWDSP1042運(yùn)算部件優(yōu)勢,這對提升我國自主研發(fā)的雷達(dá)信號處理芯片的性能具有重要的意義。
【學(xué)位單位】：安徽大學(xué)
【學(xué)位級別】：碩士
【學(xué)位年份】：2016
【中圖分類】：TN957.51
【文章目錄】：
摘要
Abstract
第一章 緒論
    1.1 課題研究背景
    1.2 課題研究現(xiàn)狀
    1.3 課題研究目標(biāo)
    1.4 課題研究內(nèi)容
    1.5 課題研究組織結(jié)構(gòu)
第二章 BWDSP1042基本介紹
    2.1 BWDSP1042硬件構(gòu)架
        2.1.1 BWDSP1042執(zhí)行宏介紹
        2.1.2 BWDSP1042運(yùn)算部件介紹
    2.2 BWDSP1042數(shù)據(jù)格式
    2.3 BWDSP1042內(nèi)存空間分配
    2.4 BWDSP1042軟件編寫平臺ECS(Efficient Coding Studio)簡介
    2.5 本章小結(jié)
第三章 基于BWDSP1042的FIR算法研究
    3.1 FIR基本結(jié)構(gòu)
    3.2 FIR濾算法在BWDSP1042中的研究思路
        3.2.1 FIR算法的乘累加核心
    3.3 FIR算法在BWDSP1042中的研究過程
        3.3.1 16階40點(2048點)實數(shù)塊FIR算法
        3.3.2 16階40點(1024)點復(fù)數(shù)塊CFIR算法
        3.3.3 本課題研究FIR算法與其他主流DSP芯片內(nèi)FIR算法對比
    3.4 本章小結(jié)
第四章 基于BWDSP1042的FFT算法研究
    4.1 FFT算法基本原理
    4.2 FFT算法在BWDSP1042中的研究思路
        4.2.1 基-2時間抽取FFT算法
        4.2.2 一種基于原位部分逆序的高效FFT算法
    4.3 FFT算法在BWDSP1042中的研究過程
        4.3.1 256點16bit定點FFT算法
        4.3.2 1024點16bit定點FFT算法
        4.3.3 本課題研究FFT算法與其他主流DSP芯片內(nèi)FFT算法對比
    4.4 本章小結(jié)
第五章 總結(jié)與展望
    5.1 總結(jié)
    5.2 展望
參考文獻(xiàn)
參加項目
致謝

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 ;西安電子科技大學(xué)雷達(dá)信號處理國家級重點實驗室簡介[J];雷達(dá)學(xué)報;2012年03期

2 ;《雷達(dá)信號處理重點實驗室基金》簡介[J];西安電子科技大學(xué)學(xué)報;1997年S1期

3 ;雷達(dá)信號處理重點實驗室1997年科研情況[J];西安電子科技大學(xué)學(xué)報;1997年S1期

4 孫曉聞,張林讓,吳順君;脈沖多卜勒雷達(dá)信號處理系統(tǒng)的仿真[J];系統(tǒng)仿真學(xué)報;2002年11期

5 劉偉,李海,曾濤;面向?qū)ο笸ㄓ美走_(dá)信號處理程序框架的設(shè)計與實現(xiàn)[J];北京理工大學(xué)學(xué)報;2004年08期

6 何賓,汪曉男;一種雷達(dá)信號處理系統(tǒng)新體系結(jié)構(gòu)的設(shè)計[J];現(xiàn)代雷達(dá);2004年10期

7 楊s

本文編號：2827228